[发明专利]非易失性半导体存储器的编程方法及其电路

权利要求书

1.一种非易失性半导体存储器的编程方法，该存储器包含有一具有若干与多个字线以及位线耦接的存储器单元的存储器阵列，该各位线均耦接至一共电压节点以被施加一位线编程电压，该方法包含下列步骤：

选择出一群组的存储器单元进行编程；

从该群组中致能一第一子群组中的存储器单元以进行编程；

于致能该第一子群组后，等待一第一预定时间；以及

于该第一预定时间后，于该群组中致能一第二子群组中的存储器单元以进行编程，并继续致能该第一子群组使其继续进行编程。

2.根据权利要求1的非易失性半导体存储器的编程方法，还包含下列步骤：于被致能的子群组内编程存储器单元，该步骤依据该存储器单元被编程的数据来决定于该被致能的子群组内选择若干存储器单元与该共电压节点耦接。

3.根据权利要求1的非易失性半导体存储器的编程方法，其中，该第一子群组以及该第二子群组均于第二预定时间中被致能，且该第二预定时间比该第一预定时间长。

4.根据权利要求1的非易失性半导体存储器的编程方法，还包含下列步骤：于该第二子群组被致能后，失能该第一子群组，其中该第一子群组与该第二子群组是于一期间同时被致能。

5.根据权利要求1的非易失性半导体存储器的编程方法，还包含下列步骤：将该群组中存储器单元用来编程的该位线编程电压传递的该共电压节点；以及当致能时，对该子群组进行编程操作。

6.根据权利要求1的非易失性半导体存储器的编程方法，其中该群组为一字单元，且该第一子群组以及该第二子群组为半字节单元。

7.根据权利要求1的非易失性半导体存储器的编程方法，还包含下列步骤：

于该第二子群组致能后，等待该第一预定时间，且自群组中的存储器单元中致能一第三子群组中的存储器单元以进行编程，并继续致能该第二子群组使其继续进行编程；以及于该第三子群组致能后，等待该第一预定时间，且自群组中的存储器单元中致能一第四子群组中的存储器单元以进行编程，并继续致能该第三子群组使其继续进行编程；其中，该第三子群组与该第四子群组为一半字节单元。

8.根据权利要求1的非易失性半导体存储器的编程方法，还包含一具有电荷泵电路的电源供应器，用以产生该位线编程电压。

9.根据权利要求1的非易失性半导体存储器的编程方法，其中该存储器单元为一闪存单元。

10.一种非易失性半导体存储器的编程电路，该存储器包含有一具有若干与多个字线以及位线耦接的存储器单元的存储器阵列，该各位线均耦接至一共电压节点以被施加一位线编程电压，该编程电路包含：

一电源供应器，用以提供该位线编程电压；

一电平移位器，耦接于该共电压节点以及被选择到进行编程的一群组存储器单元的位线间，且该电平移位器根据一致能控制讯号来致能该群组内的不同子群组，以进行编程；以及

一控制电路，用以提供该致能控制讯号，该致能控制讯号致能该一第一子群组，且于一第一预定时间后，致能一第二子群组，并继续致能该第一子群组。

11.根据权利要求10的非易失性半导体存储器的编程电路，其中该电源供应器包含有一电荷泵电路以及一与该电荷泵电路耦接的电压调整器。

12.根据权利要求10的非易失性半导体存储器的编程电路，其中该群组内的存储器单元为一字单元，且该第一子群组以及该第二子群组为半字节单元。

13.根据权利要求10的非易失性半导体存储器的编程电路，其中该存储器单元为一闪存单元。

14.根据权利要求10的非易失性半导体存储器的编程电路，其中该致能控制讯号于一第二预定时间致能该第一子群组以及该第二子群组，且该第二预定时间比该第一预定时间长。

15.根据权利要求10的非易失性半导体存储器的编程电路，其中该致能控制讯号于第二预定时间后将该第一子群组失能，而该第一子群组与该第二子群组于一期间同时被致能。

16.根据权利要求10的非易失性半导体存储器的编程电路，其中该电平移位器包含有一电平移位电路。

17.根据权利要求16的非易失性半导体存储器的编程电路，其中该电平移位电路受控于一编程控制讯号以及该致能控制讯号。