[发明专利]非易失性半导体存储器的编程方法及其电路

说明书

技术领域

本发明涉及一种存储器装置，特别是涉及一种非易失性半导体存储器的编程方法及其装置。

背景技术

图1为典型快闪EEPROM(电性可擦除可编程只读存储器)的结构配置图，其包含有一存储器阵列100以及可对此存储器阵列100中的存储单元进行编程、擦除、读取与过度擦除修正的电路。快闪EEPROM存储器阵列100是由各自独立的单元(如单元102)所组成，各单元的漏极连接至一位线(如位线104)，而各位线与一位线切换电路106以及一行译码器108连接。阵列中各单元的源极相互连接且与共源极讯号VSL连接，而其栅极分别通过一字符线与一列译码器耦接。

列译码器110自电源供应器112接收电压讯号，并分派特定的电压讯号至字符线，且其为接收自处理器或状态机114的一列地址所控制。位线切换电路106亦自电源供应器112接收电压讯号，并分派特定的电压讯号至位线，且其为接收自处理器的一讯号所控制。而电源供应器112所提供的电压为自处理器114接收的讯号所控制。

行译码器108自特定的位线提供讯号至感测放大器或比较器116，且其为接收自处理器的一行地址讯号所控制。电源供应器112提供电压至行译码器108以及位线104，且电源供应器112可包含一充电泵电路或外部电源供应装置来提供于编程或过擦除修正时位在线所需的位线电流。

感测放大器116自参考阵列118的参考单元接收一讯号。当讯号来自行译码器108或参考阵列118时，每一感测放大器116均提供一与一参考单元线有关的位线的状态指示讯号，而该参考单元线自数据锁存或缓冲器120连接至处理器114。

为对闪存阵列100中的一单元进行编程，高栅极-源极电压脉冲自电源供应器112提供至该单元，同时该单元的源极端接地。举例来说，于编程时，为9-10V的多个栅极电压脉冲各施加于一单元上约于3-6微秒(ms)，同时该单元的漏极被设定为4-4.5V，且其源极接地。此漏极-源极的偏压会使漏极处附近产生热电子，较大的栅极-源极电压脉冲易使热电子克服信道与由一薄介电层产生的浮置栅极间的能障，造成驱使热电子至单元的浮置栅极上的现象。此类的编程过程中，热电子注入会使单元的临限电压被提高，而临限电压为单元导通时栅极-源极所需的电压。

整个编程过程是对在一预选单元(如16位的字单元)内的所有存储器单元重复的执行。甚者，编程以及编程验证步骤会被先执行于字单元内相对应的存储器单元，随后，即可判定字单元内是否有错误的存储器单元存在。若判定出字单元内有错误的存储器单元存在，则编程以及编程验证步骤会对错误的存储器单元继续执行，直到错误的存储器单元不再存在为止。

如上所述，通道热载流子注入用来将数据″0″写入(编程)至一对应的存储器单元(如具有浮置栅的NOR型闪存单元)。字模式的编程操作通常于一时间内编程16个单元。在0.18μm的世代，典型的编程状态即为于控制栅极施加-9V的电压、于漏极节点施加-4.5V的电压、于源极节点施加-0V的电压以及于本体施加-0V的电压，而其编程时的单元电流为0.2mA。因此，16个单元同时进行编程会消耗3.2mA的电流。此编程电流会由电源供应器112来提供，此电源供应器112通常包含一电荷泵电路，用以提供位线控制电压来对单元进行编程。内部电荷泵电路的效率通常约为15％，即代表需消耗的电源供应器112电流约为21mA(3.2mA/0.15)。换句话说，由于单元漏极节点电压电平(4-4.5V)高于电源供应器电压电平(2.7-3.3V)，电源供应器会于提供单元编程电流时消耗更多的电流。

由于电源供应器是经由具有电阻值的金属线而连接至存储器芯片内的各晶体管，大的编程电流可能会产生电源干扰。因此，流过金属线的大电流会导致电压下降而造成电源干扰。此外，电源供应器电流对存储器装置而言有定义其明确的上限，而此大电流却几乎等于或大于其电流上限；甚者，对于存储器装置的测试机台来说，亦有其电源供应器输出电流的上限，而测试机台可以于同一时间内测试多个芯片，故芯片的大电流消耗将会限制测试机台于同一时间内测试芯片的数量。

再者，若位线有漏电流，则表示单元被过擦除，而与读取状态比较起来，当位线处于高电压电平时，其漏电流会增加，且此漏电流会造成控制电压降至比编程所需的电压电平更低。

鉴于存在上述缺陷，本发明提供一种非易失性半导体存储器的编程方法及其装置，以达到增进编程能力以及效率的功效。

发明内容

本发明的主要目的，即在于提供一种非易失性半导体存储器的编程方法，以达到增进编程功能以及效率的功效。