[发明专利]静态随机存取存储器电路稳定性的仿真方法

说明书

技术领域

本发明涉及静态随机存取存储器电路稳定性的仿真方法。

背景技术

目前，随着半导体集成电路的集成度不断提高，集成电路的设计越来越复杂，集成电路的最小工艺尺寸也越来越小，例如，MOS管最小工艺尺寸已达到了45nm。以MOS管为例，随着最小工艺尺寸的减小，对MOS管的精度的要求也越来越高。然而，由于工艺的偏差，实际生产出来的MOS管会存在沟道宽度或沟道长度与设计尺寸不一致的情况，从而MOS管的电学性能也会发生变化。而对于设计对称性较高的集成电路，例如静态随机存取存储器来说，所述的工艺偏差就有可能造成设计尺寸相同的两个MOS管的电性能出现不匹配，例如阈值电压不同。而所述的不匹配情况会影响电路的稳定性。同样对于高要求的集成电路设计，尤其是高频数字/模拟转换器的设计来说，MOS管的不匹配也会影响性能。

因而对于MOS管的不匹配，一般都会针对产生的原因，通过对于电路设计或者工艺制程作出调整以降低不匹配的影响。例如，中国专利申请号为200610103903.8的发明公开了一种降低元件效能不匹配的方法及半导体电路。该发明针对的是浅沟槽隔离边界的附近的“沟槽隔离导致的应力效应”引起的元件效能不匹配的情况。该发明提供了一种具有多个虚拟元件的主动区的较大延伸部分，降低作用于半导体运算元件上浅沟槽隔离导致的氧化层应力的电路及方法，进而消除运算元件的效能不匹配。而为了分析MOS管的不匹配对于电路性能的印象，例如考察静态随机存取存储器(SRAM)电路的稳定性受MOS管不匹配情况的影响，通常只是根据MOS管的设计尺寸对应的阈值电压来建立相应的器件模型对于静态随机存取存储器电路进行仿真。但该仿真方法并没有考虑到由于工艺偏差而使得实际生产的MOS管的沟道宽度和沟道长度与设计尺寸有差异，从而导致阈值电压变化的情况。因而，根据现有方法仿真得到的静态随机存取存储器电路的稳定性受MOS管不匹配情况影响的结果往往不够精确，不太符合真实情况。

发明内容

本发明解决的问题是针对现有技术对于静态随机存取存储器电路稳定性的仿真方法没有考虑由于工艺偏差导致的实际生产的MOS管的沟道宽度和沟道长度与设计尺寸有差异的情况而使得仿真结果不够精确。

为解决上述问题，本发明提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：

针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；

测量所挑选的MOS管的阈值电压；

根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；

根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系；

根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。

本发明还提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：

针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；

测量所挑选的MOS管的阈值电压；

根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；

根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。

本发明还提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：

针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；

测量所挑选的MOS管的阈值电压；

根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；

根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系。

与现有技术相比，本发明具有以下优点：本发明通过挑选沟道宽度或沟道长度与设计尺寸不同的MOS管，并测量这些MOS管的阈值电压来得到阈值电压由于工艺偏差引起的变化分布数据，再根据阈值电压变化分布建立模型来仿真得到不同输入电压下静态随机存取存储器电路稳定性随阈值电压或者沟道宽度或者沟道长度变化的关系，从而分析结果更精确。

附图说明

图1是本发明静态随机存取存储器电路稳定性的仿真方法的第一实施例流程图；