[发明专利]访问控制器和访问控制方法

说明书

技术领域

本发明涉及一种设备和方法，其用于加速访问控制高速缓冲存储器。

背景技术

当参考每个程序指令的访问控制数据的信息时，程序的执行速度变慢。因此，将访问控制数据的一些信息段分配在包括高速存储器的访问控制高速缓冲存储器上。仅仅当要通过程序指令访问的存储器区域的访问控制信息未被分配在访问控制高速缓冲存储器上(高速缓存未命中)时，才参考访问控制数据。

2002年10月在加利福尼亚的San Jose的第十界国际编程语言和操作系统的架构支持会议(ASPLOS-X)上，Emmett Witchel、Josh Cates和Krste Asanovic的“Mondrian Memory Protection”描述了一种Mondrian存储器保护(MMP)方案。准备了与由程序执行环境拥有的通用寄存器数量一样多的访问控制高速缓冲存储器区域，存储要由程序指令访问的存储器地址的寄存器编号被用作关键字，并且参考对应于该关键字的高速缓冲存储器区域。

发明内容

本发明的目的是提供一种访问控制器和访问控制方法，其可以即使当准备了等于或者小于MMP方案的高速缓冲存储器区域时也可以保证较高的高速缓存命中率(hit rate)。

按照本发明的一个方面的访问控制器包括访问控制高速缓冲存储器，其具有高速缓冲存储器线用于存储将地址范围信息与访问许可相关联的访问控制数据。所述访问控制高速缓冲存储器通过选择所述高速缓冲存储器线来读取所述访问控制数据。线判定设备接收要由CPU执行的汇编指令的目标码，并且根据所述目标码来判定要被选择用于访问所述访问控制高速缓冲存储器的高速缓冲存储器线。高速缓冲存储器确定设备确定在要通过汇编指令访问的存储器地址包括在所述地址范围内的情况下的高速缓存命中，并且输出对应的访问许可。

附图说明

图1是示出按照一个实施例的访问控制高速缓冲存储器设备的框图；

图2是示出图1所示的高速缓冲存储器线判定设备的实际实例的框图；

图3是示出图1所示的高速缓冲存储器线判定设备的另一个实际实例的框图；

图4是示出图1所示的高速缓冲存储器线判定设备的另一个实际实例的框图；

图5是示出图1所示的高速缓冲存储器线判定设备的另一个实际实例的框图；

图6示出了访问控制数据的配置；

图7是用于说明MMP方案的框图；和

图8是示出访问控制高速缓冲存储器设备的操作过程的流程图。

具体实施方式

为了提高在访问控制高速缓冲存储器方案中的高速缓存命中率，重要的是，简单地提取用于预测要通过程序指令访问的存储器区域所需要的信息(关键字)，并且在要参考的高速缓冲存储器区域的判定中使用该信息。用于存储要通过程序指令访问的存储器地址的作为关键字的寄存器编号的使用，假定在存储了要通过程序指令访问的存储器地址的寄存器编号和实际要访问的存储器区域之间存在相关性。

相反，按照本实施例的访问控制高速缓冲存储器设备取代通用寄存器编号而使用基于要通过程序执行的汇编指令的信息来作为关键字，以保证较高的高速缓存命中率。在预测要通过程序指令访问的存储器区域中使用基于汇编指令的关键字相当有效的原因如下。即，通常可以将汇编指令划分为三种：用于在存储器中写入的指令(写指令)、从存储器读出的指令(读指令)和改变执行指令地址的指令(执行指令)。另一方面，用于编译程序的编译器或链接器将存储器空间划分为仅允许读访问的区域、可读/可写区域和存储执行指令的区域等，并且分配程序。因此，在要执行的汇编指令和实际要访问的存储器区域之间有相关性。

如图1所示，按照一个实施例的访问控制高速缓冲存储器设备13连接到CPU(中央处理单元)11，CPU11执行从存储器(未示出)读出的程序10，并且控制访问控制高速缓冲存储器18，访问控制高速缓冲存储器18包括例如高速SRAM或者类似部件。