[发明专利]访问控制器和访问控制方法

权利要求书

1.一种访问控制器，包括：

访问控制高速缓冲存储器，其被配置用于存储将地址范围信息与访问许可相关联的访问控制数据，所述访问控制高速缓冲存储器通过选择高速缓冲存储器线而读取所述访问控制数据；

线判定设备，其被配置用于接收要由CPU执行的汇编指令的目标码，并且根据所述目标码来判定要被选择用于访问所述访问控制高速缓冲存储器的高速缓冲存储器线；以及

高速缓冲存储器确定设备，其被配置用于在要通过所述汇编指令访问的存储器地址包括在所述地址范围内的情况下，确定高速缓存命中，并且输出对应的访问许可。

2.按照权利要求1的访问控制器，其中，所述线判定设备具有散列函数，并且将在输入所述目标码时从所述散列函数输出的散列值判定为所述高速缓冲存储器线。

3.按照权利要求1的访问控制器，其中，所述线判定设备具有对应表，该对应表彼此对应地存储多个目标码和所述访问控制高速缓冲存储器中的多条高速缓冲存储器线。

4.一种访问控制器，包括：

访问控制高速缓冲存储器，其被配置用于存储将地址范围与访问许可相关联的访问控制数据，所述访问控制高速缓冲存储器通过选择高速缓冲存储器线而读取所述访问控制数据；

线判定设备，其被配置用于根据要由CPU执行的汇编指令是否是下述任一类型的指令来判定所述高速缓冲存储器线：从存储器读取数据的读指令、在存储器中写入数据的写指令和改变执行指令地址的执行指令；以及

高速缓冲存储器确定设备，其被配置用于在要通过所述汇编指令访问的存储器地址包括在所述地址范围内的情况下，确定高速缓存命中，并且输出对应的访问许可。

5.按照权利要求4的访问控制器，其中，所述线确定设备具有散列函数，并且将在输入用于指示指令类型的标识符值时从所述散列函数输出的散列值判定为所述高速缓冲存储器线。

6.按照权利要求4的访问控制器，其中，所述线判定设备具有对应表，该对应表彼此对应地存储所述指令类型和所述访问控制高速缓冲存储器中的多条高速缓冲存储器线。

7.一种使用访问控制高速缓冲存储器的访问控制方法，所述访问控制高速缓冲存储器被配置用于存储访问控制数据，其中所述访问控制数据将地址范围与访问许可相关联，并且对于每条高速缓冲存储器线是可访问的，所述方法包括：

接收要由CPU执行的汇编指令的目标码，并且根据所述目标码来判定要被选择用于访问所述访问控制高速缓冲存储器的高速缓冲存储器线；以及

在访问所述访问控制高速缓冲存储器中的高速缓冲存储器线并且要通过所述汇编指令访问的存储器地址包括在所述地址范围内的情况下，确定高速缓存命中，并且输出对应的访问许可。

8.按照权利要求7的方法，还包括：将在输入所述目标码时从散列函数输出的散列值判定为高速缓冲存储器线。

9.按照权利要求7的方法，还包括：彼此对应地在对应表中存储多个目标码和所述访问控制高速缓冲存储器中的多条高速缓冲存储器线。

10.一种使用访问控制高速缓冲存储器的高速缓冲存储器确定方法，所述访问控制高速缓冲存储器被配置用于存储访问控制数据，其中所述访问控制数据将地址范围与访问许可相关联，并且对于每条高速缓冲存储器线是可访问的，所述方法包括：

根据要由CPU执行的汇编指令是否是下述任一类型的指令来判定所述高速缓冲存储器线：从存储器读取数据的读指令、在存储器中写入数据的写指令和改变执行指令地址的执行指令；以及

在要通过所述汇编指令访问的存储器地址包括在所述地址范围内的情况下，确定高速缓存命中，并且输出对应的访问许可。

11.按照权利要求10的方法，还包括：将在输入所述目标码时从散列函数输出的散列值判定为所述高速缓冲存储器线。

12.按照权利要求10的方法，还包括：在对应表中彼此对应地存储多个目标码和所述访问控制高速缓冲存储器中的多条高速缓冲存储器线。