[发明专利]半导体集成电路

说明书

技术领域

[0001]本发明涉及半导体集成电路例如LSI，特别地涉及其中布置有扫描电路的半导体集成电路。

背景技术

[0002]半导体集成电路例如LSI中通常具有为了确定半导体集成电路是否在制造过程中形成有缺陷而布置的扫描电路。例如，日本专利申请公开S63-134970号和日本专利申请公开H04-072583号描述了使用扫描电路的检测技术。

[0003]扫描电路使用例如图5中所示的扫描触发器(在下文中称作FF)。

[0004]图5说明通过使用提供有复位端的触发器(在下文中称作FF)构成扫描FF的配置。

[0005]将多路复用功能(MUX)添加到具有复位端的上述FF的输入(D)。R-FF(具有复位端的触发器)可以使多路复用功能当扫描允许信号是逻辑0时选择正常数据输入(D)，以及当扫描允许信号是逻辑1时选择扫描数据(SI)，并且可以利用该输入作为R-FF的输入(D)。

[0006]图6说明将使用扫描FF的扫描电路添加到半导体集成电路的常规例子。

[0007]图6说明具有为半导体集成电路600的内部电路601的输入/输出信号布置的扫描FF 602～609的配置。当扫描允许信号SE显示逻辑0时，从正常数据输入端IN1～IN4输入数据；并且集成电路操作以将内部电路中的处理结果输出到正常数据输出端OUT1～OUT4。

[0008]另一方面，当扫描允许信号显示逻辑1时，扫描FF602～609将扫描数据SI设置为输入源，并形成移位寄存器配置(扫描链)。扫描FF 602～609移位输出数据，然后可以从扫描数据输出SO观察到检测结果。

[0009]扫描检测包含两个操作。第一操作是将上述扫描允许信号设置在逻辑1，并且将任意数据值设置给扫描FF 602～605(扫描移位操作)。

[0010]下一个操作是将扫描允许信号设置在逻辑0，使内部电路通过使用上述设置数据值而操作，并且使扫描FF 606～609捕捉处理结果(扫描捕捉操作)。

[0011]通过交替地重复上述两个操作而执行扫描检测。

[0012]在图6中，扫描FF 602还具有复位端R。该复位端R在正常操作中由内部逻辑电路控制。

[0013]但是，在扫描检测中配置复位端以通过其信号复位上述扫描FF 606，以便防止扫描FF 606被不经意地复位。

[0014]特别地，上面的半导体集成电路600具有布置在扫描FF606的复位端R的输入部分的多路复用器610，并且在扫描检测期间将扫描模式设置在逻辑1。

[0015]如上所述，通过布置扫描电路以及自由地读出和写入保存在半导体集成电路的FF中的数据值，变得容易确定内部电路是否很好地工作。但是，另一方面，在处理安全数据例如密码的LSI中可能出现下面的故障。

[0016]1.通过读出FF的数据值而抽出安全数据是可能的。

[0017]2.通过写入不同的数据值而重写安全数据是可能的。

[0018]3.控制内部存储单元(RAM)，并且通过操作FF的数据值而读出和写入数据是可能的。

[0019]将显示用于预备上面情形的常规例子，它是防止通过欺骗性方式读出或重写入存储在LSI中的安全数据的半导体集成电路，同时能够通过使用扫描电路检测该半导体集成电路。

[0020]属于日本专利并在图7中显示的日本专利申请公开2004-117029号作为上述常规例子。

[0021]图7没有说明对应于图6中所示的内部电路601的电路系统，即在正常操作中使用的逻辑电路系统。换句话说，图7仅说明与具有增强的安全功能的扫描电路直接相关的部位。

[0022]半导体集成电路具有电路707，电路707观察在正常操作模式与通过使用扫描电路检测半导体集成电路的检测模式之间切换的扫描模式信号的条件，并且当扫描模式状态改变时复位FF的数据值。

[0023]半导体集成电路也具有访问禁止单元718，当上述模式信号显示检测模式时它禁止对内部RAM的访问。

[0024]半导体集成电路还具有提供有伪FF的输出控制单元715，伪FF在检测模式中输出所提供数据，并且在正常操作模式中禁止所提供数据的输出。

[0025]如上所示，图7中的配置显示下面的效果。

[0026]图8说明显示操作的波形图。