[发明专利]半导体集成电路有效
申请号: | 200710111909.4 | 申请日: | 2007-06-20 |
公开(公告)号: | CN101093243A | 公开(公告)日: | 2007-12-26 |
发明(设计)人: | 山崎竜彦 | 申请(专利权)人: | 佳能株式会社 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;G01R31/3185;G06F11/22 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 秦晨 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 | ||
1.一种半导体集成电路,其具有使用扫描电路操作内部逻辑电路的正常操作模式以及使用扫描电路检测内部逻辑电路的扫描检测模式,
包括:
模式判定电路,其接收用于控制正常操作模式的数据和扫描检测模式的数据中的哪一个应当被输入到扫描电路的信号,并且依据接收的信号发送对应于正常操作模式或扫描检测模式的判定信号;以及
掩蔽电路,其通过执行与在模式判定电路中接收的信号相同的信号与所述判定信号的逻辑操作来控制判定信号到扫描电路中的输入,其中
模式判定电路输出判定信号而即使模式判定电路中接收的信号的逻辑电平被改变也不改变判定。
2.根据权利要求1的半导体集成电路,其中扫描检测模式使用构成扫描电路的扫描触发器来执行内部逻辑电路的扫描检测。
3.根据权利要求1或2的半导体集成电路,其中仅当接收到用于将扫描电路复位的复位信号时,模式判定电路改变判定信号。
4.根据权利要求1或2的半导体集成电路,其中掩蔽电路的逻辑操作是AND逻辑操作。
5.根据权利要求1或2的半导体集成电路,还包括连接到内部逻辑电路的存储单元、以及用于根据判定信号禁止对存储单元访问的访问控制单元。
6.根据权利要求5的半导体集成电路,其中在扫描检测模式期间禁止对存储单元的访问。
7.根据权利要求1或2的半导体集成电路,其中根据判定信号而将所述信号用作正常操作模式中的输入信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710111909.4/1.html,转载请声明来源钻瓜专利网。