[发明专利]芯片上具有图案的四方扁平无引脚封装结构

说明书

技术领域

本发明涉及一种四方扁平无引脚的半导体封装方法，特别是涉及一种在四方扁平无引脚的半导体封装结构中的金属基座上形成几何图案的方法。

背景技术

在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)的晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(Epoxy)；接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的芯片(die)；最后，就可将一颗颗的芯片与基板连接。

在众多的半导体封装型态中，四方扁平无引脚(Quad FlatNon-Lead；QFN)的封装结构是将引脚内建于封装体中，故与外部电路板连接时，较能紧贴于电路板上且可以有较小的结合厚度，因此QFN的封装结构符合当下对电子零组件需“轻、薄、短、小”的要求，特别是用在便携式(portabledevice)的电子产品上，此种具有封“轻、薄、短、小”的封装结构可以有效的节省空间。

首先，请参照图1A，为一中典型的QFN封装结构，此QFN封装结构是将芯片11与导线架中的芯片承座15固接，而芯片承座15的四周配置有多个内引脚12，此多个内引脚12的高度高于芯片承座15使得两者间形成一高度差，并且多个内引脚12通过多条金属导线13与芯片有源面上的多个金属接点连接。在此封装结构中，多个内引脚12的前端度易固定，同时在进行金属导线的打线工艺(wire bonding)时，很容易被压弯，故降低了封装结构的可靠度。

另外一种典型的QFN封装结构，是由第5942794号美国专利所披露，其主要是以导线架为主体，将导线架四端的系杆(tie bar)16向上弯曲，使其可以支撑芯片11，使得芯片11得以升高，可以便于密封剂14密封芯片11及内引脚12，但此封装结构会增加封装体的厚度，且因其内引脚12为平贴于封装体的背面，因此需要较长的金属导线13来连接芯片11与内引脚12，除了增加电子信号的延迟外，还会使用金属导线13因跨弧太大变得较软，故在进行注模(molding)时，可能使得金属导线13无法抵挡模流的压力而产生位移，造成封装体内的金属导线13短路，故同样会降低封装结构的可靠度。

而另外一种不使用导线架的QFN封装结构则已披露于第6372539号美国专利中。此专利主要是在金属基板上以半蚀刻(Half etch)的工艺来定义出芯片承座17与引脚群18，然后经由密封剂14覆盖芯片11与金属导线13。由于QFN封装结构很多都使用在小型或便携式电子产品，故电子产品所产生的热效应会影响产品的性能，因此散热是很重要的课题。此种QFN的封装结构可以改善以导线架为主体的QFN封装结构的缺点，但却也因为芯片承座17与引脚群18在同一平面上，故其完全平贴于外部电路板上，因此散热性不佳。

发明内容

鉴于上述QFN封装结构的缺点与问题，本发明提供一种在芯片暴露面上形成凹刻或凸出的近似几何图案，藉此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。

据此，本发明的主要目的在于提供一种可增加散热面积QFN封装结构，以有效解决QFN封装结构散热性不佳的问题。

本发明的另一主要目的在于提供一种可增加散热面积QFN封装方法，以有效解决QFN封装结构散热性不佳的问题。

本发明的再一主要目的在于提供一种可增加散热面积QFN封装结构，以一个电镀层包覆暴露的金属焊垫，可防止被蚀刻后的金属焊垫氧化。

本发明还有一主要目的在于提供一种可增加散热面积QFN的封装结构中，将增加散热面积的几何图案直接配置在芯片的背面上，故不需使用芯片承座，故可减小QFN封装结构的厚度。

依据上述的目的，本发明首先提供一种四方扁平无引脚的半导体封装结构，包括一个有源面上配置有多个金属接点以及在背面固配置有近似几何图案凹痕的芯片；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个密封剂，包覆芯片、金属导线及多个金属焊垫的第一面，并暴露芯片背面的近似几何图案及多个金属焊垫的第二面。