[发明专利]制作高压金氧半导体元件的方法无效

申请号：	200710110287.3	申请日：	2007-06-08
公开（公告）号：	CN101320692A	公开（公告）日：	2008-12-10
发明（设计）人：	李文芳;林育贤;黄雅凰;刘明彦	申请（专利权）人：	联华电子股份有限公司
主分类号：	H01L21/336	分类号：	H01L21/336;H01L21/28;H01L21/82;H01L21/8234
代理公司：	北京市柳沈律师事务所	代理人：	陶凤波
地址：	中国台湾新竹***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	制作高压半导体元件方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明关于一种制作高压金氧半导体元件的方法，尤指一种不需额外利用自行对准金属硅化物阻挡层(SAB)形成自行对准金属硅化物的方法。

背景技术

高压元件，例如双重扩散漏极(double diffused drain，DDD)元件，主要应用于模拟电路(analogue IC)或电源管理电路(PMIC)等需接受高电压信号的电路中。

请参考图1至图6。图1至图6为习知制作一高压金氧半导体元件的方法示意图。如图1所示，首先提供一基底10，其包含有一低压元件区12与一高压元件区14，且在基底10中有预先形成的绝缘结构16隔离低压元件区14与高压元件区16。

如图2所示，接着分别在低压元件区12以及高压元件区14内的基底10上形成低压栅极氧化层18以及高压栅极氧化层20，其中低压栅极氧化层18的厚度一般小于200埃，而高压栅极氧化层20的厚度则大于400埃。

如图3所示，接着于低压元件区12的低压栅极氧化层18以及高压元件区14的高压栅极氧化层20上沉积一多晶硅层22。接着，于多晶硅层22上形成光掩模24以及光掩模26，其中光掩模24用以定义低压元件区12内的低压元件的栅极图案，而光掩模26用以定义高压元件区14内的高压元件的栅极图案。

如图4所示，接着进行一蚀刻工艺，将未被光掩模24以及光掩模26所遮蔽的多晶硅层22蚀除，形成低压元件的栅极28以及高压元件的栅极30，同时继续蚀刻低压栅极氧化层18，直到低压元件区12内的基底10被曝露出来为止。

如图5所示，随后于基底10上涂布一光阻层，然后利用光刻技术将光阻层定义成光掩模32以及光掩模34，其中光掩模32遮盖住低压元件区12，而光掩模34仅覆盖高压元件区14内的高压元件的栅极30，以及一部分突出栅极30两侧的高压栅极氧化层20。

如图6所示，接着进行一蚀刻工艺，将未被光掩模34覆盖的高压栅极氧化层20蚀除。然后，再将光掩模32以及光掩模34去除，留下位于栅极30下方的高压栅极氧化层20，以及由栅极30两侧向外延伸的高压栅极氧化层20。

由上述可知，习知制作高压金氧半导体元件的方法必须利用一道额外的光刻暨蚀刻工艺来定义出高压元件区的高压栅极氧化层，因此增加了工艺上的复杂度以及制作成本。

发明内容

本发明的目的之一在于提供一种高压金氧半导体元件的方法，以简化高压元件工艺。

为达上述目的，本发明提供一种制作高压金氧半导体元件的方法。首先，提供基底，且该基底包含有至少一高压元件区。接着于该基底上形成牺牲图案，该牺牲图案具有开口，且该开口曝露出部分该高压元件区。随后于该开口曝露出的该高压元件区的该基底上形成栅极氧化层，再去除该牺牲图案。之后于该栅极氧化层上形成栅极电极，并于该栅极氧化层两侧的该基底中形成两个重度掺杂区。接着于该栅极电极的表面与该两个重度掺杂区的表面分别形成自行对准金属硅化物。

本发明制作高压金氧半导体元件的方法利用牺牲图案的开口定义出栅极氧化层的图案，因此不需进行额外的光刻暨蚀刻工艺定义栅极氧化层的图案，同时于制作自行对准金属硅化物之际亦不需额外形成自行对准金属硅化物阻挡层，而具有简化工艺的优点。

为了更充分公开本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本发明加以限制者。

附图说明

图1至图6为习知制作一高压金氧半导体元件的方法示意图；

图7至图15为本发明一优选实施例制作高压金氧半导体元件的方法示意图；

图16为本发明另一实施例制作高压金氧半导体元件的方法示意图。

主要元件符号说明

10基底 12低压元件区

14高压元件区 16绝缘结构

18低压栅极氧化层 20高压栅极氧化层

22多晶硅层 24光掩模

26光掩模 28栅极