[发明专利]TFT阵列衬底、其制造方法以及显示装置

说明书

技术领域

本发明涉及TFT阵列衬底、其制造方法以及使用该衬底的显示装 置。

背景技术

在显示装置用的TFT有源矩阵阵列(active matrix array)衬底(以 下记为TFT阵列衬底)中，存在将使用非晶硅(Amorphous Silicon， 以下记为a-Si)的薄膜晶体管(以下记为TFT：Thin Filmed Transistor) 用作开关(switching)元件的情况。一般使用五次光刻步骤(照相制 版步骤)制造该TFT阵列衬底。在专利文献1中公开了现有例的一例。 图6是表示专利文献1的TFT阵列衬底的TFT部分的图，是表示一般 的TFT剖面结构的剖面图。

在图6所示的TFT阵列衬底中配置有绝缘衬底21、栅电极22、栅 绝缘膜23、半导体有源膜24、欧姆接触(ohmic contact)膜25、源电 极26、漏电极27、钝化膜28及像素电极29。绝缘衬底21由玻璃(glass) 衬底等形成。栅电极22例如由Cr膜等形成。栅极绝缘膜23例如由氮 化硅(Silicon Nitride：以下记为SiN)形成。半导体有源膜24是a-Si 膜。欧姆接触膜25是掺杂有(doping)得到半导体有源膜24与上部金 属的欧姆接触用的磷(phosphorus)的n型a-Si膜。由该半导体有源 膜24和欧姆接触膜25形成半导体区域，有时也将这二者总称为半导 体层。源电极26和漏电极27例如由Cr膜等形成。像素电极29例如 由作为铟(indium)和锡(tin)的氧化物的ITO(Indium Tin Oxide： 铟锡氧化物)形成。在专利文献1中公开了如下技术：为了提高显示 装置的生产率，执行五次TFT阵列衬底的光刻(photolithography：光 刻)步骤，由此，减少制造步骤数。

此外，在专利文献2中公开了涉及TFT阵列衬底的技术。在专利 文献2中，示出了防止电特性分散的的结构(未图示)。由于覆盖源 电极和漏电极的钝化膜的附着(hang)形状，导致向TFT施加负载。 在专利文献2中，防止由该负载导致的TFT的电特性的分散。在专利 文献2中，在形成半导体层的图形(pattern)后，在下一层(layer) 步骤中形成ITO膜、源电极以及漏电极用的金属膜。ITO膜设置在源 电极以及漏电极和半导体层之间。并且，以与半导体层上的源电极和 漏电极端相比露出到沟道区域侧的方式，错开地配置ITO膜。由此， 缓和了从源电极和漏电极到半导体层的台阶差，得到钝化膜非附着的 效果。

专利文献1  特许第3234168号公报

专利文献2  特开2000-101091号公报

但是，发明人发现在现有技术中存在以下的技术问题。一般地， 栅电极、源电极和漏电极用的金属膜的构图使用利用刻蚀液的湿法刻 蚀。近年来，随着图形尺寸的微细化，利用使用刻蚀气体的干法刻蚀 的构图(patterning)在增加。但是，在对源电极和漏电极使用由含有氯 原子或氟原子的卤素气体(halogen gas)进行刻蚀的金属膜的情况下，会 产生以下的问题。进行源电极和漏电极的刻蚀时，在含有氯原子或氟 原子的卤素气体中，与基底的半导体层的刻蚀的选择比很差。因此， 将半导体层过刻蚀(over etching)至形成沟道的部分。因此，半导体层内 的沟道挖入量变得不均匀，产生TFT的电特性不稳定的问题。因此， 不能容易地使用干法刻蚀，妨碍图形尺寸的微细化。

为了解决这个问题，也有在作为沟道区域的半导体层上设置利用 氧化膜的刻蚀停止膜的情况。但是，在这种情况下，会增加一次光刻 步骤，再次产生生产效率不佳的问题。

发明内容

本发明着眼于上述问题，其目的在于提供一种具有优良特性的 TFT阵列衬底、其制造方法以及使用该衬底的显示装置。

本发明的第一实施方式的TFT阵列衬底是具有配置在源极区域和 漏极区域之间的沟道区域的TFT阵列衬底，其包括形成在衬底上的栅 电极、以覆盖所述栅电极的方式形成的栅极绝缘膜、隔着所述栅极绝 缘膜设置在所述栅电极上的半导体层、具有设置在所述半导体层的源 极区域上的金属膜的源电极、具有设置在所述半导体层的漏极区域上 的金属膜的漏电极、和配置在所述源电极与源极区域之间以及所述漏 电极与漏极区域之间的透明导电膜，从所述半导体层的所述透明导电 膜露出的部分的剖面是正锥形形状。