[发明专利]电平移位电路与其控制脉冲整形单元

说明书

技术领域

本发明涉及一种电平移位电路(level shift circuit)与控制脉冲整形单元(control pulse shaping unit)，且特别涉及一种液晶显示器的源极驱动器(source driver)中的电平移位电路与控制脉冲整形单元。

背景技术

图1示出了一现有电平移位电路100的电路图。请参考图1，此电平移位电路100包含多个晶体管101-105。晶体管104的栅极输入一低电压信号IN1，晶体管105的栅极输入一反向低电压信号INB1；晶体管104及晶体管105的漏极个别地电性连接至晶体管102及晶体管103的漏极，并且此二晶体管104、105的源极共同耦合至一电压VSSA。

晶体管102与晶体管103的栅极是互相交叉耦合至对方的漏极，并形成为相似于钳位晶体管(clamping transistor)，且各自输出一信号(晶体管102输出一反向高电压信号ODB51，晶体管103输出一高电压信号OD51)，而此二晶体管102、103的源极则共同耦合至节点n1。晶体管101的栅极输入一控制信号CTRL0，其源极耦合至一电压VDDA，而其漏极则耦接至节点n1。在此，节点n1的电位为电压V1。

图2显示了当输入信号IN1自一高逻辑状态转换为一低逻辑状态时电平移位电路100中的信号波形。请参考图2，信号的转换是从时间T21开始。在时间T21时，控制信号CTRL0升高，使晶体管101断开，以致使电压V1下降。此时，晶体管102导通，并将电压V1耦合至其漏极。

由于信号ODB51的电压电平够高，应该可以促使晶体管103断开，但是控制信号CTRL0在时间T22时轻微的下降而使晶体管101处于部分导通状态，以致使电压V1与信号ODB51的电平在时间T22时开始上升。然而，如果输入信号IN1的电平过低，则在转变结束时(在时间T23处)，信号ODB51的电平将无法上升到足以使晶体管103完全断开。对于此一低输入信号而言，当控制信号CTRL0导通晶体管101时，处于部分导通状态的晶体管103会耦合一高电压至其漏极，促使晶体管102断开，并且让信号ODB51保持在相对较低的电平。因此，晶体管103导通且信号OD51拉高，此意谓着转态失败。

发明内容

有鉴于此，本发明的目的就是提供一种用以将一低电压输入信号转换为一高电压输出信号的电平移位电路，其防止了归因于低输入电压而导致的转换失败。

本发明的另一目的就是提供一种用于产生一控制脉冲的控制脉冲整形单元，其防止了归因于低输入电压而导致的转换失败。

本发明的再一目的就是提供一种用于产生一控制脉冲的控制脉冲整形单元，其防止了归因于低输入电压而导致的转换失败。

本发明的又一目的就是提供一种用于将一低电压输入信号转换为一高电压输出信号的方法，其防止了归因于低输入电压而导致的转换失败。

本发明提供一种电平移位电路，其包含两对晶体管及一个控制单元。两对晶体管的其中一对依据一输入信号而导通，使得参考电压节点上的电压耦合至另一对中一个晶体管的栅极。控制单元在第一周期从参考电压节点电性隔离参考电压，并且个别地在第二及第三周期部分耦合与完全耦合参考电压至参考电压节点。

依照本发明一较佳实施例，其控制单元包含控制脉冲整形单元以及第一晶体管。控制脉冲整形单元，用以产生控制信号。且第一晶体管的源极电性连接至第一参考电压，其栅极接收控制信号，而其漏极电性连接至参考电压节点。其中，控制信号在第一、第二以及第三周期个别地有其第一、第二及第三电压电平，以致使第一晶体管在第一、第二以及第三周期个别地断开、部分导通以及完全导通。

本发明再提供一种控制脉冲整形单元，包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管。其中，第一晶体管的源极电性连接至第一参考电压，而其栅极电性连接至第二参考电压。第二晶体管的漏极电性连接至第一晶体管的漏极，而其栅极接收第一使能信号。第三晶体管的源极电性连接至第三参考电压，而其漏极电性连接至第二晶体管的源极，并且第三晶体管的栅极与漏极互相电性连接。第四晶体管的漏极电性连接至第三晶体管的栅极，而其栅极接收第一使能信号。第五晶体管的栅极接收第二使能信号，而其漏极电性连接至第四晶体管的源极。第六晶体管的源极电性连接至第四参考电压，其栅极接收第三使能信号，而其漏极电性连接至第五晶体管的漏极端，并且从此漏极输出控制信号。