[发明专利]电平移位电路与其控制脉冲整形单元

权利要求书

1.一种用于将低电压输入信号转换为高电压输出信号的电平移位电路，该电路包含：

两对晶体管，其中一对的两个晶体管是依据一输入信号而导通，使得一参考电压节点上的电压耦合至另一对中一个晶体管的栅极；以及

控制单元，在一第一周期从参考电压节点电性隔离参考电压，并且个别地在一第二及第三周期部分耦合与完全耦合该参考电压至该参考电压节点。

2.如权利要求1所述的电平移位电路，其中，该控制单元包含：

控制脉冲整形单元，产生一控制信号；以及

第一晶体管，其源极电性连接至一第一参考电压，其栅极接收该控制信号，其漏极电性连接至该参考电压节点，

其中，该控制信号在该第一、第二及第三周期个别地有第一、第二及第三电压电平，以致使该第一晶体管在该第一、第二以及第三周期个别地断开、部分导通及完全导通。

3.如权利要求2所述的电平移位电路，其中，所述晶体管包含：

第二晶体管与一第三晶体管，其中该第二与该第三晶体管的源极共同电性连接至该参考电压节点，该第二晶体管的栅极电性连接至该第三晶体管的漏极，该第三晶体管的栅极电性连接至该第二晶体管的漏极；以及

第四晶体管与一第五晶体管，其中，该第四与该第五晶体管的源极共同电性连接至一第二参考电压，该第四晶体管的漏极电性连接至该第二晶体管的漏极，该第五晶体管的漏极电性连接至该第三晶体管的漏极。

4.如权利要求3所述的电平移位电路，其中，控制脉冲整形单元包含：

第六晶体管，其源极电性连接至一第三参考电压，其栅极电性连接至一第四参考电压；

第七晶体管，其漏极电性连接至该第五晶体管的漏极，其栅极接收一第一使能信号；

第八晶体管，其源极电性连接至该第二参考电压，其漏极电性连接至该第一晶体管的源极，其中，该第八晶体管的栅极与漏极互相电性连接；

第九晶体管，其漏极电性连接至该第八晶体管的栅极，其栅极接收一第一使能信号；

第十晶体管，其源极电性连接至该第二参考电压，其栅极接收一第二使能信号，其漏极电性连接至该第九晶体管的源极；以及

第十一晶体管，其源极电性连接至该第一参考电压，其栅极接收一第三使能信号，其漏极电性连接至该第十晶体管的漏极，其中，从该第十一晶体管的漏极输出该控制信号。

5.如权利要求4所述的电平移位电路，其中，该第四、第五、第六及第十一晶体管是NMOS晶体管，该第一、第二、第三、第七、第八、第九及第十晶体管是PMOS晶体管。

6.如权利要求4所述的电平移位电路，其中，该第一参考电压高于该第二参考电压。

7.如权利要求3所述的电平移位电路，其中，控制脉冲整形单元包含：

第十二晶体管，其源极电性连接至一第五参考电压，其栅极接收一第四使能信号；

第十三晶体管，其漏极电性连接至该第十二晶体管的漏极，该源极端电性连接至一第六参考电压；

第十四晶体管，其源极电性连接至该第六参考电压，其漏极电性连接至该第十三晶体管的栅极，其栅极接收一第五使能信号；

第十五晶体管，其漏极电性连接至该第十三晶体管的栅极，其栅极接收一第六使能信号，其源极电性连接至该第十三晶体管的漏极；

第十六晶体管，其源极电性连接至该第六参考电压，其栅极接收一第七使能信号，其漏极电性连接至该第十五晶体管的源极；以及

第十七晶体管，其源极电性连接至该第五参考电压，其栅极接收一第八使能信号，其漏极电性连接至该第十六晶体管的漏极，其中，从该第十七晶体管的漏极输出该控制信号。

8.如权利要求7所述的电平移位电路，其中，该第四、第五、第十二及第十七晶体管是NMOS晶体管，该第一、第二、第三、第十三、第十四、第十五及第十六晶体管是PMOS晶体管。

9.如权利要求7所述的电平移位电路，其中，该第三参考电压高于该第四参考电压。

10.一种控制脉冲整形单元，包含：

第一晶体管，其源极电性连接至一第一参考电压，其栅极电性连接至一第二参考电压；

第二晶体管，其漏极电性连接至该第一晶体管的漏极，其栅极接收一第一使能信号；

第三晶体管，其源极电性连接至一第三参考电压，其漏极电性连接至该第二晶体管的源极，其中该第三晶体管的栅极与漏极互相电性连接；

第四晶体管，其漏极电性连接至该第三晶体管的栅极，其栅极接收该第一使能信号；

第五晶体管，其源极电性连接至该第三参考电压，其栅极接收一第二使能信号，其漏极电性连接至该第四晶体管的源极；以及

第六晶体管，其源极电性连接至一第四参考电压，其栅极接收一第三使能信号，其漏极电性连接至该第五晶体管的漏极，其中，从该第六晶体管的漏极输出一控制信号。