[发明专利]集成电路封装体及其装配方法

说明书

技术领域

本发明涉及集成电路(IC)器件封装技术，更具体地说，涉及在IC器件导线架式封装中提高散热性能及电磁干扰(EMI)屏蔽性能的装置及方法。

背景技术

集成电路半导体芯片或晶粒(die)通常安装在封装体内或其表面上，而该封装体则安装在印刷电路(PCB)板上。在IC封装体中，普遍采用导线架作为IC晶粒的载体及PCB板电路和晶粒之间的互连部件。业内已开发出多种导线架封装体，并且电气工业联盟(EIA)、电子器件工业联合会(JEDEC)和日本电气工业联盟(EIAJ)也针对各封装系列的外形(outline)制定了标准。

然而，目前商用导线架式封装体在散热性能及电磁干扰(EMI)屏蔽性能方面还存在不足之处。因而，在集成电路封装技术中，还需要降低对EMI的敏感性及减少EMI辐射，同时还需改善散热性能及电性能。

发明内容

本发明涉及改善IC封装体的散热性能及电磁干扰(EMI)屏蔽性能的装置及方法。

根据本发明的一方面，提供一种导线架式IC器件封装体，包括第一和第二散热封帽(heat spreader cap)，第一封帽和第二封帽都具有相对设置的第一表面和第二表面。第一封帽第二表面的第一部分内部形成一空腔(cavity)。第一封帽第二表面的平坦的第二部分连接到导线架的第一表面。导线架包括晶粒托盘(die attach pad，简称DAP)、多个引线、多个与DAP相连的连接杆(tiebar)。导线架第一表面的晶粒托盘上安装有至少一个IC晶粒。类似地，第二封帽安装在导线架的第二表面，使得导线架位于第一和第二封帽之间，第一和第二封帽其中有一个靠近印刷电路板。第一封帽、第二封帽及导线架构成包围IC晶粒的密围结构。

根据本发明的另一方面，提供一种装配IC器件封装体的方法。包括：形成导线架。将至少一个晶粒安装到导线架第一表面的晶粒托盘上。焊线(wirebond)连接在IC晶粒和导线架之间。将第一封帽和第二封帽分别安装到导线架上彼此相对的第一表面和第二表面上。第一封帽、第二封帽及导线架构成包围IC晶粒的密围结构。使用密封材料填充密围结构以至少将IC晶粒密封起来，或使用惰性气体如氖充满密围结构。裁切(trim)导线架的外支撑环部分。弯折(bend)部分引线，形成肩部弯曲(shoulder bends)，以便引线端部连接到电路板上。密围结构将IC晶粒工作过程中产生的热量散发出去。另外，密围结构能够屏蔽IC晶粒发出的电磁干扰，以及屏蔽来自封装体外部向IC晶粒辐射的电磁干扰。

根据本发明的一方面，提供一种集成电路(IC)器件封装体，包括：

IC晶粒；

第一封帽；

第二封帽；及

导线架，其具有彼此相对的第一和第二表面，并包括：

位于其中部的晶粒托盘；

设置在所述导线架四周的多个引线，所述引线与导线架中心呈放射状取向；

多个连接杆，每个连接杆有一端与所述晶粒托盘相连；

其中：

所述晶粒安装在晶粒托盘上；

所述第一封帽安装在导线架的第一表面，第一封帽的平坦边缘部分连接于导线架的第一表面；

所述第二封帽安装在导线架的第二表面，第二封帽的平坦边缘部分连接于导线架的第二表面；

所述第一封帽、第二封帽及导线架构成包围所述IC晶粒的密围结构。

在本发明所述的封装体中，所述第一封帽和第二封帽电连接到一个电位，用以屏蔽所述IC晶粒发出的电磁干扰，以及屏蔽来自封装体外部的向IC晶粒辐射的电磁干扰。

在本发明所述的封装体中，所述IC晶粒电连接于晶粒托盘。

在本发明所述的封装体中，所述多个引线中有至少一个引线连接于所述多个连接杆中的至少一个连接杆，使得所述晶粒托盘电连接于多个引线中的至少一个引线。

在本发明所述的封装体中，所述第一封帽和第二封帽电连接于所述至少一个引线，以将所述第一封帽和第二封帽连接到所述电位，使得所述密围结构形成法拉第笼(Faraday Cage)。

在本发明所述的封装体中，所述多个连接杆中的每一个连接杆都与多个引线中的每一个引线电绝缘，其中，所述晶粒托盘通过至少一个焊线连接于所述多个引线中的至少一个引线。

在本发明所述的封装体中，所述第一和第二封帽电连接于所述多个连接杆中的至少一个连接杆，将所述第一封帽和第二封帽连接到所述电位，以使所述密围结构形成法拉第笼。