[发明专利]非易失性半导体存储装置以及测试它的方法

说明书

技术领域

本发明涉及一种非易失性半导体存储装置以及测试它的方法。具体地说，本发明涉及一种具有场效应晶体管型的存储单元的非易失性半导体存储装置，以及测试它的方法。

背景技术

已知一种CHE(沟道热电子)方法，作为NOR型闪存存储器的编程方法。根据CHE方法，通过将存储单元漏极附近所产生的热电子注入到浮置栅极中来执行编程。而且，已知一种FN(Fowler-Nordheim)方法，作为闪存存储器的编程/擦除方法。根据FN方法，在阱或源极和控制栅极之间施加高电压，并因此FN电流在该阱或源极和该控制栅极之间流动。由于FN电流，使得电子被注入到该浮置栅极或者电子被从该浮置栅极中抽取出来。

在闪存存储器中，对于包括在一个块中的一组存储单元共同地执行擦除。当执行擦除时，从该浮置栅极中抽取出电子，且因此降低了该存储单元的阈值电压。与擦除有关的一个问题是“过度擦除”。过度擦除是一种现象，即作为擦除操作的结果，该存储单元的阈值电压变为0V或更小(抑制电平，depression level)。由于泄漏电流流过处于抑制状态的存储单元，所以需要解决过度擦除状态。因而，对过度擦除的存储单元执行“回编程(programming back)”。

在日本未审查专利申请JP-2002-25279A中描述了与回编程有关的技术。根据该专利文献中所述的擦除方法，基于FN方法在块单元中执行擦除。更具体的说，该擦除方法包括以下三个阶段。第一阶段：施加第一擦除脉冲，并且将块中的每个存储单元的阈值电压设定为比0大并小于等于与擦除状态相对应的第一预定电压的电压。第二阶段：施加第二擦除脉冲，并且将上述阈值电压进一步减小到等于或小于第二预定电压的电压，该第二预定电压比第一预定电压小。第三阶段：施加回编程脉冲，并且将上述阈值电压增加到比0大的电压。

本申请的发明人已经认可以下几点。通常，包含在闪存存储器的块中的一组存储单元在擦除特性方面具有变化。在它们之中，存在几乎不会被过度擦除的存储单元和易于被过度擦除的存储单元。而且，在制造过程中可以产生缺陷存储单元，其中没有适当地形成期望的结构。所希望的是，在测试阶段中精确地检测出上述易于过度擦除的存储单元和缺陷存储单元。如果仅检测到这种具有缺陷的存储单元，则可以使用冗余块代替包括该检测出的存储单元的块。在那种情况下，不需排除所制造的存储芯片，这提高了产量。

而且，如果没有在测试阶段精确地检测出具有缺陷的存储单元，则该存储芯片会被作为操作缺陷产品而被最终销毁。这会导致产量降低。可选择的是，如果该存储芯片没有被作为操作缺陷产品被销毁，则该存储芯片在实际使用期间会发生故障。这会导致存储芯片的可靠性恶化。在任意一种情况下，重要的是在测试阶段中精确地检测具有缺陷的存储单元。也即，期望一种提高筛选(screening)精确度的技术。

发明内容

在本发明的一个实施例中，提供一种具有场效应晶体管型存储单元的非易失性半导体存储装置。在测试/检查阶段，检查所制造的存储单元的状态，并且检测潜在缺陷存储单元。为了提高缺陷存储单元的检查精确度，关于所有存储单元“加强地”执行基于FN方法的擦除。例如，在测试/检查阶段中以比实际使用的时间更长的时间执行擦除操作。

由于加强擦除，使得易于过度擦除的存储单元被擦除得更深，因此与正常存储单元相比，会变得明显。而且，由于将为FN方法所特有的高电压施加到存储单元较长的时间，所以破坏了具有薄膜缺陷的存储单元。在这种方式下，有可能将具有缺陷的存储单元从正常存储单元中区分出来。

而且，由于加强擦除，使得许多正常存储单元变为抑制(depression)状态。为了检测其中在哪个块中存在具有缺陷的存储单元，有必要使正常存储单元从抑制状态返回到正常状态。而且很明显，为了运送存储芯片，需要解决该抑制状态。因此，在执行加强擦除之后，对所有存储单元执行回编程。

应该注意，事实上不可能使用CHE方法来执行回编程。原因是作为加强擦除的结果许多存储单元处于抑制状态。当许多存储单元处于抑制状态时，泄漏电流从该许多存储单元流到位线。在这种情况下，不再有可能将足够的程序电流应用于回编程靶存储单元。因此，不可能基于CHE方法执行回编程。