[发明专利]存储器单元存取电路

权利要求书

1.一种用于存取存储器单元的电路，所述电路包括：

局部位线；

具有多个晶体管的局部读出放大器，所述局部位线将所述存储器单元连接到所述局部读出放大器；

与所述多个晶体管中的第二晶体管相连的第一全局位线；

与所述多个晶体管中的第三晶体管相连的第二全局位线；以及

与所述第一全局位线和所述第二全局位线相连的次级读出放大器，

其中所述局部读出放大器包括：

第一晶体管，具有与所述局部位线相连的栅极、与所述第一全局位线相连的源极和与所述第二全局位线相连的漏极；

第二晶体管，具有与所述第一全局位线相连的栅极、与所述局部位线相连的漏极和与第一电源相连的源极；以及

第三晶体管，具有与所述第二全局位线相连的栅极、与第二电源相连的源极和与所述局部位线相连的漏极。

2.根据权利要求1所述的电路，其中所述第一晶体管是N型晶体管，所述第二晶体管是P型晶体管，所述第三晶体管是N型晶体管，所述第一电源是VDD，以及所述第二电源是“地”。

3.根据权利要求1所述的电路，其中所述第一晶体管是P型晶体管，所述第二晶体管是N型晶体管，所述第三晶体管是P型晶体管，所述第一电源是“地”，以及所述第二电源是VDD。

4.根据权利要求1所述的电路，其中所述第一晶体管、第二晶体管和第三晶体管包括场效应晶体管。

5.根据权利要求1所述的电路，其中将所述局部位线预充电到“地”，将所述第一全局位线和第二全局位线预充电到VDD。

6.根据权利要求5所述的电路，其中所述第一晶体管具有第一阈值电压，所述第二晶体管具有第二阈值电压，而所述第三晶体管具有第三阈值电压，其中所述第一阈值电压足以导通所述第一晶体管，在从所述存储器单元读取数据值1期间，在所述第二全局位线被驱动到“地”并且所述存储器单元的第一电荷与所述局部位线共享时，将所述局部位线驱动到高于所述第一阈值电压的第一电压以导通所述第一晶体管；所述第一全局位线通过所述第一晶体管放电，使所述第一全局位线的第二电荷降低到低于所述第二阈值电压的第二电压，以便导通所述第二晶体管并将所述局部位线驱动到VDD以补充所述第一电荷；随着所述第一全局位线通过所述第一晶体管放电，所述第二全局位线上升到大于所述第三阈值电压的第三电压，从而导通所述第三晶体管并将所述局部位线驱动到“地”。

7.根据权利要求1所述的电路，其中所述电路的转移率C_cell/(C_b1+C_cell)大约为0.8，其中C_cell为单元电容，C_b1为位线电容。。

8.根据权利要求1所述的电路，其中所述存储器单元是DRAM存储器单元。

9.根据权利要求1所述的电路，其中所述第一全局位线和第二全局位线的预充电状态与所述第一全局位线和第二全局位线的第一写状态相同，所述第一写状态用于将数据0写入所述存储器单元。

10.根据权利要求1所述的电路，还包括第四晶体管，所述第四晶体管具有连接到所述局部位线的漏极、连接到所述存储器单元节点的源极和连接到字线的栅极，所述字线根据预定的周期来导通和关断所述第四晶体管，所述局部读出放大器配置为允许在所述预定的周期开始之前将到达所述局部位线的数据伪写入所述存储器单元。

11.一种DRAM，其包括根据权利要求1的电路。