[发明专利]具有模拟晶体管的半导体器件及其制造方法

说明书

技术领域

本发明的实施例涉及一种半导体器件及其制造方法，更具体而言，涉 及一种具有改善的闪烁噪声特性的半导体器件。

背景技术

目前的半导体制造工艺中，器件尺寸正变得越来越小。由于这种尺寸 减小，正在研发提高电子和空穴的迁移率的方法。一种这样的方法在半导 体的沟道区域中引起应变。然而，应变模拟MOS晶体管(strained analog MOS transistor)易于表现出劣化的闪烁噪声特性。即使应变技术可以具有提高模 拟MOS晶体管的互导和截止频率特性的效能，其也不是提高电子和空穴的 迁移率的最有效的方法。特别是，在包括数字和模拟MOS晶体管以提供完 全集成功能的大规模集成电路(LSI)中，将应变技术同时应用到数字MOS 晶体管和模拟MOS晶体管两者可能是不适宜的。因此，需要能够通过改善 操作和噪声特性两者来实现协同作用的半导体器件。

发明内容

本发明的示例性实施例有关于一种半导体器件，该器件含有衬底，设 置在所述衬底上的模拟NMOS晶体管，以及设置在所述衬底上的压缩应变 沟道模拟PMOS晶体管。第一蚀刻停止衬层(ESL)覆盖所述NMOS晶体 管，第二ESL覆盖所述PMOS晶体管，其中在500Hz的频率，与参考未应 变沟道模拟NMOS和PMOS晶体管的闪烁噪声功率相比，与所述NMOS 和PMOS晶体管相关的闪烁噪声功率的相对测量分别小于1。

附图说明

图1示出了用于评估根据本发明实施例的模拟MOS晶体管的噪声功率 特性的参考未应变沟道模拟MOS晶体管的截面图；

图2示出了根据本发明一实施例的半导体器件的压缩应变沟道模拟 PMOS晶体管的截面图；

图3-5示出了根据本发明实施例的半导体器件的模拟NMOS晶体管 的截面图；

图6示出了利用等离子体增强化学气相沉积(CVD)方法形成的SiON 层的应力测量与氢浓度测量之间关系的曲线；

图7-11表示了用于确定影响闪烁噪声的因素的实验数据；

图12A-12E示出了用于解释半导体器件的制造方法的截面图；

图13示出了引发压缩应变的SiON层的氢浓度的红外线(IR)测量与 引发拉伸应变的SiON层的氢浓度的IR测量之间关系的曲线；以及

图14示出了用于解释根据本发明一实施例的半导体器件的制造方法的 截面图，所述半导体器件包括具有通过压缩应变栅极而被拉伸性地应变的 沟道的NMOS器件。

具体实施方式

现将参照附图更充分地描述本发明，附图中示出了本发明的优选实施 例。然而，本发明可以以多种不同形式实施，而不应解释为仅限于在此描 述的实施例。而且，提供这些实施例是为了使本公开透彻而完全，并将本 发明的范围充分告知本领域技术人员。在图中，通篇用相同的附图标记表 示相同的元件。

图1-5示出了半导体器件的示意图，所述半导体器件包括应变沟道模 拟PMOS晶体管2100(图2)和应变或未应变沟道模拟NMOS晶体管3100、 4100和5100(图3-5)的各种组合。通过向典型的沟道施加压缩或拉伸应 力来得到应变沟道从而能够改变载流子(电子或空穴)的迁移率μ。在与参 考未应变沟道模拟PMOS晶体管2000相同的频率的闪烁噪声功率相比， PMOS晶体管2100的500Hz频率下的闪烁(1/f)噪声功率(Svg(V2/Hz))的 相对测量小于1。类似地，在与参考未应变沟道模拟NMOS晶体管1000相 同的频率下与闪烁噪声功率相比，NMOS晶体管3100、4100和5100的500Hz 频率下的闪烁噪声功率的相对测量也小于1。因此，PMOS晶体管2100和 NMOS晶体管3100、4100、5100的闪烁噪声特性不小于参考未应变沟道模 拟PMOS晶体管200和NMOS晶体管1000的闪烁噪声特性。