[发明专利]具有模拟晶体管的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

包括模拟电路区域和数字电路区域的衬底；

设置在所述衬底的所述模拟电路区域内的应变沟道模拟NMOS晶体 管；

设置在所述衬底的所述模拟电路区域内的压缩应变沟道模拟PMOS晶 体管；

第一蚀刻停止衬层，其覆盖所述NMOS晶体管，且具有小于1×10²¹/cm³的氢浓度；以及

第二蚀刻停止衬层，其覆盖所述PMOS晶体管，

其中在500Hz的频率，与参考未应变沟道模拟NMOS和PMOS晶体管 的闪烁噪声功率相比，与所述NMOS和PMOS晶体管相关的闪烁噪声功率 的相对测量分别小于1，其中所述参考未应变沟道模拟NMOS和PMOS晶 体管分别具有与所述NMOS和PMOS晶体管相同的设计规则，并且分别由 与所述NMOS和PMOS晶体管相同的材料形成，且具有没有引发应变的沟 道。

2.根据权利要求1所述的半导体器件，其中所述第二蚀刻停止衬层是 中性蚀刻停止衬层，所述器件还包括：

与所述PMOS晶体管相关的沟道；

填充形成在所述衬底的所述模拟电路区域中的凹槽的压缩外延半导体 层；以及

形成在所述压缩外延半导体层中的源极/漏极区，其中在所述PMOS晶 体管的所述沟道中引起压缩应变。

3.根据权利要求1所述的半导体器件，其中所述第二蚀刻停止衬层是 压缩应变衬层，并且通过所述第二蚀刻停止衬层在所述PMOS晶体管的沟 道中引起压缩应力。

4.根据权利要求3所述的半导体器件，其中所述PMOS晶体管包括在 所述PMOS晶体管的所述沟道中引起压缩应变并填充形成在所述衬底的所 述模拟电路区域中的凹槽的压缩外延半导体层，并包括形成在所述压缩外 延半导体层中的源极/漏极区。

5.根据权利要求1所述的半导体器件，其中所述第一蚀刻停止衬层是 中性蚀刻停止衬层，并且所述NMOS晶体管包括：

填充形成在所述衬底的所述模拟电路区域中的凹槽的拉伸外延半导体 层；以及

形成在所述拉伸外延半导体层中的源极/漏极区；

所述拉伸外延半导体层和所述源极/漏极区在所述NMOS晶体管的沟 道中引起拉伸应变。

6.根据权利要求1所述的半导体器件，其中所述第一蚀刻停止衬层是 中性蚀刻停止衬层，所述NMOS晶体管包括在所述NMOS晶体管的沟道中 引起拉伸应变的压缩应变栅极。

7.根据权利要求1所述的半导体器件，其中所述第一蚀刻停止衬层是 拉伸应变衬层，所述NMOS晶体管包括通过所述拉伸应变衬层而应变的沟 道。

8.根据权利要求7所述的半导体器件，其中所述NMOS晶体管还包 括：

填充形成在所述衬底的所述模拟电路区域中的凹槽的拉伸外延半导体 层；以及

形成在所述拉伸外延半导体层中的源极/漏极区；

所述拉伸外延半导体层和所述源极/漏极区在所述NMOS晶体管的所 述沟道中引起拉伸应变。

9.根据权利要求7所述的半导体器件，其中所述NMOS晶体管还包 括压缩应变栅极以在所述NMOS晶体管的沟道中引起拉伸应变。

10.根据权利要求1所述的半导体器件，其中所述第一蚀刻停止衬层 是压缩应变衬层，所述NMOS晶体管包括通过所述压缩应变衬层而压缩应 变的沟道。

11.根据权利要求10所述的半导体器件，其中所述NMOS晶体管包括：

填充形成在所述衬底的所述模拟电路区域中的凹槽的拉伸外延半导体 层；以及

形成在所述拉伸外延半导体层中的源极/漏极区；

所述拉伸外延半导体层和所述源极/漏极区在所述NMOS晶体管的所 述沟道中引起拉伸应变。