[发明专利]具有埋入被动元件的基板及其制造方法

说明书

技术领域

本发明涉及一种封装结构及其制造方法，特别是关于一种具有埋入被动元件的晶粒承载用封装基板及其制造方法。

背景技术

内埋电容元件结构是一种按照模块的电路特性与需求，采用多层线路板封装(Multiple Stacked Package；MSP)技术将电容以介电材料内埋在基板中的一种结构。实际应用时可以按照电路特性与需求，采用具有不同介电数以及电阻的基板材料应用于内埋电容、电阻或高频传输线等设计上。透过内埋元件基板技术的构装整合，来缩短电路布局并缩短讯号传输距离来提高整体元件的工作性能，从而取代传统离散式被动元件例如电容器、电阻以及电感等。其优点在于可减少离散式被动元件的使用数量，从而降低产品的相关制作与检测成本，减小基板厚度，减少元件的焊点数，并提高模块的电气高频响应以提高产品构装密度与可靠度。

以内埋式电容元件为例，现有的内埋式电容元件主要有金属/绝缘体/金属(Mental-Insulator-Mental；MIM)电容与垂直指插电容(Vertically-Interdigitated-Capacitor；VIC)两种，其中金属/绝缘体/金属电容器是利用位于多层线路板100之间的上下两片金属平板101a和101b来构成的一种电容结构(参图1)。而垂直指插式电容器(参图2)则是由位于多层线路板200间的多层金属平板201a、201b、201c和201d互相交错叠置而成。为了改善内埋式电容元件的电容特性，这两种电容元件均需增加电容结构(金属平板以及多层线路板)的叠层数目，因此，不仅占据了有限的基板空间，而且还会使基板的厚度增加很多。

发明内容

因此，亟需一种创新的内埋式电容元件结构及其制造方法，可以在不增加晶粒承载用封装基板厚度的情况下增强内埋式电容元件的电容特性，从而克服现有内埋电容元件为了增加电容特性而导致晶粒承载用封装基板厚度大幅增加这一缺陷。

本发明的目的之一在于提供一种具有埋入被动元件的晶粒承载用封装基板，包括：具有核心层及第一导电电路的夹层电路板、介电层、第一电极、第二电极以及第二导电电路。其中，第一导电电路形成在核心层上，介电层设于夹层电路板的第一导电电路上，具有第一凹洞与第二凹洞。第一电极设于第一凹洞中；第二电极设于第二凹洞中。该第一与第二电极以及位于第一电极与第二电极间的介电层共同形成埋入被动元件。第二导电电路电性连接第一电极与第二电极。

本发明的另一目的在于提供一种制造具有埋入被动元件的晶粒承载用封装基板的方法，包括下列步骤：首先，提供具有核心层及第一导电电路的一夹层电路板(interlayer circuit board)，第一导电电路形成在核心层上。然后，在夹层电路板的第一导电电路上形成一介电层。之后，在介电层中形成第一凹洞与第二凹洞。然后，将导电材料填入介电层的第一凹洞与第二凹洞中，以分别形成第一电极与第二电极。该第一电极、第二电极以及位于第一电极与第二电极之间的介电层共同形成埋入被动元件。接着，在第一电极与第二电极上形成一第二导电电路。

本发明的又一目的在于提供一种制造具有埋入被动元件的晶粒承载用封装基板的方法，包括下列步骤：首先，提供具有核心层及第一导电电路的一夹层电路板，第一导电电路形成在所述核心层上。然后，再提供表面具有一介电层的一金属片。接着，将金属片层压在夹层电路板上，使得介电层与夹层电路板上的第一导电电路接触。随后在金属片与介电层中形成第一凹洞与第二凹洞。然后，将导电材料填入第一凹洞与第二凹洞，以形成第一电极与第二电极。该第一电极、第二电极以及位于第一电极与第二电极间的介电层共同形成埋入被动元件。再在第一电极与第二电极上形成一第二导电电路。

本发明的技术特征在于采用嵌设在介电层同一侧的两个电极、位于两电极之间的介电层，以及导通两电极的电路来共同构成一埋入被动元件。与现有技术相比，可减少晶粒承载用封装基板的叠层数目，缩短电路布局，缩短讯号传输距离，并节省布线空间，具有不会使晶粒承载用封装基板的厚度增加的优点，从而克服了现有内埋被动元件为了增加工作效能而必须大幅增加晶粒承载用封装基板厚度这一缺陷。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1为现有的一种金属/绝缘体/金属电容的结构示意图。

图2为现有的一种垂直指插式电容的结构示意图。

图3为本发明一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的纵向结构剖面图。

图4A为本发明一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的横向结构剖面图。