[发明专利]用于减小接触电阻的方法和结构

说明书

技术领域

本发明涉及半导体结构及其制造方法。更具体地说，本发明涉及减小在接触开口中，典型地在硅化物接触和上面的金属之间的接触电阻的半导体结构。本发明还涉及制造该半导体结构的方法。

背景技术

为了满足日益增加的对于增加器件密度和性能的需要，通过双镶嵌方法限定的包括低k介质材料(介电常数小于二氧化硅)和铜冶金的互连布线的半导体技术是后段制程(BEOL)现在的选择。因为干燥的空气具有理论上最低的介电常数1，大部分低k材料，例如气凝胶，氢硅倍半氧烷(HSQ)，氟化有机聚合物，和有机硅酸盐玻璃(例如，SiCOH)通过化学气相沉积(CVD)沉积。阻挡层的选择包括钽，钨和钛基合金。

高性能互连由不同层上的高导电冶金的布线形成，不同层通过介质材料层互相绝缘并在希望的点互连。为了防止或减小腐蚀杂质进入互连布线结构中，在之前的标准绝缘体，例如通过等离子体增强化学气相沉积(PECVD)使用硅烷(SiH₄)或原硅酸四乙脂(TEOS)前体沉积的氧化硅的一个或多个层中掩埋互连布线的最上层中的至少一层。因此，今天的高性能互连由高导电铜互连的一个或多个层构成，掩埋在低k介质SiCOH中，并在顶部和底部分别通过PECVD氧化物和BPSG的较密集层限制。

前段制程(FEOL)对应用于制造晶体管的层，其由来自体硅或绝缘体上硅(SOI)晶片的硅，用于电绝缘特征的高k介质氮化硅和在互补金属氧化物半导体(CMOS)几何形状中的晶体管上的多晶硅栅极材料构成。与CMOS晶体管的源极，栅极和漏极区域对应的接触经常使用自对准硅化物(SALICIDE)材料，其中在硅上沉积薄金属层并退火以形成金属硅化物。镍表示用于当前硅化物接触的材料选择，其具有约15到20μΩ-cm的体电阻率。

高性能半导体微型电路技术的速度主要取决于穿过器件和互连金属的总电阻。随着微处理器现有和将来的时代内半导体特征的尺寸减小，会增加半导体器件的许多构成结构的电阻。例如，过孔的电阻，其将BEOL金属的第一层与晶体管(FEOL)的源极和漏极区域连接，由于小尺寸下的电子散射，预计以缩放系数的平方增加。

总的过孔(即，接触开口)电阻的三个主要成分是过孔和阻挡层材料的体电阻率，在底部过孔界面的接触电阻和在顶部过孔界面的接触电阻。现在的半导体制造使用钨作为过孔材料和钛基阻挡层。尽管钨具有低体电阻率(5.5μΩ-cm)，体过孔电阻仍受到过孔内空洞和缝隙的存在的影响，随着使用常规沉积技术，例如化学气相沉积(CVD)填充过孔空穴变得更加困难，问题变得更加普遍。然而，在底部过孔界面，在阻挡层和源极和漏极区域的顶部上形成的下面的硅化物材料之间的接触电阻，表示总的过孔电阻的增加成分。

该问题表示对半导体技术性能和发展的重要影响。寻找一种方法以减小在最下面的BEOL过孔和下面的硅化物层之间的界面上的接触电阻的影响。

T.Iijima等人的“A novel selective Ni3Si contact material technique fordeep-submicron ULSIs”，1992 Symposium on VLSI Technology Digest ofTechnical Papers，IEEE，70-71页，公开了具有低接触电阻的Ni₃Si接触材料。通过在二氧化硅层中首先提供接触开口形成Ni₃Si接触材料。在提供接触开口后，沉积TiN/Ti膜。TiN/Ti膜用作粘合/硅化停止层。随后将未掺杂的多晶Si沉积到接触开口中，之后形成Ni层。随后通过在600℃下在氩中退火持续一分钟形成Ni硅化物接触材料。该现有工艺方法的一个问题是Ni硅化物在相对高温下形成，会对之前形成的器件产生不利地影响。

Sumi的美国专利No.5,700,722公开了另外一种用于形成硅化物接触材料的方法。在该现有工艺方法中，首先在层间绝缘层中形成接触开口。随后沉积硅基材料的单层，接着是金属层。金属层包括Zr，Ni，Pd，Cu，Au，或Ag。在沉积金属层后，将结构加热到硅基材料与金属反应以在接触开口内形成硅化物材料的温度。在‘722专利中，还提到了600℃的硅化温度。

如果回顾上面，还需要提供用于接触材料的新材料及其形成方法。提供的新材料会降低接触开口中的接触电阻。另外，还需要提供制造接触材料的方法，其中用在形成该材料中的热预算比用在形成现有工艺硅化物接触材料中的要低。

发明内容