[发明专利]非易失存储器集成电路器件及其制造方法

说明书

技术领域

本发明涉及一种非易失存储器集成电路器件及其制造方法，且更具体而言，涉及一种其中在读操作期间单元上电流量增加的非易失存储器集成电路器件及其制造方法。 

背景技术

在比如信用卡、身份(ID)卡和银行卡的无接触智能卡中所用的非易失存储器集成电路器件需要高可靠性，短存取时间和低功耗。常规的非易失存储器集成电路器件不满足这些要求。例如，具有NOR架构的闪存单元在编程时采用了沟道热电子注入(CHEI)且在擦除时采用了Fowler-Nordheim(FN)隧穿效应，从而造成了过擦除问题。另外，具有NAND架构的闪存单元在编程和擦除时均采用了FN隧道效应，且因此需要很高的电压。 

为了克服这些问题，已经开发了具有两个晶体管的闪存单元(其后称为“2Tr闪存单元”)。更具体而言，2Tr闪存单元包括串联连接的存储晶体管和选择晶体管。存储晶体管连接到位线且选择晶体管连接到公共源极。浮置结设置于存储晶体管和选择晶体管之间。 

2Tr闪存单元具有非常短的存取时间，因为其采用了NOR架构。另外，在2Tr闪存单元中不发生过擦除问题，因为使用了选择晶体管。另外，因为编程和擦除操作利用FN隧穿效应来进行，在编程或擦除时所需的电流(或功率)可以被减小，且利用低电压可以实现高效率。 

发明内容

根据本发明的一方面，提供有一种非易失存储器集成电路器件，其包括具有排列为矩阵形式的多个基本矩形场区的半导体衬底，所述基本矩形场区的每个的短边和长边分别平行于矩阵的行方向和列方向；字线和选择线，在半导体衬底上平行于矩阵的行方向延伸，字线穿过排列在矩阵的行方向的基本矩形场区，且选择线与排列在矩阵的行方向的基本矩形场区部分重叠，从 而基本矩形场区的长边的重叠部分和重叠的基本矩形场区的重叠的短边位于选择线下；和浮置结区，形成于半导体衬底内在字线和选择线之间；位线结区，相对于字线与浮置结区相对形成；和公共源极区，相对于选择线与浮置结区相对形成。 

在一个实施方式中，假设重叠的基本矩形场区的每个的长边的重叠部分的长度是“a”且基本矩形场区的深度是“b”，则a≤b。 

在一个实施方式中，半导体衬底为第一导电类型，且包括形成于半导体衬底内的第二导电类型的第一阱，和形成于第一阱内的第一导电类型第二阱。在一个实施方式中，浮置结区、位线结区和公共源极区形成于第二阱内。 

在一个实施方式中，每条选择线具有堆叠结构，其中堆叠了彼此电互连的多个导电膜。在一个实施方式中，导电膜通过对接接触彼此电互连。 

在一个实施方式中，浮置结区形成得比位线结区和公共源极区浅。在一个实施方式中，每个位线结区和公共源极区具有轻掺杂漏极(LDD)结构，其中将低浓度杂质浅掺杂且将高浓度杂质深掺杂，且浮置结区用低浓度杂质浅掺杂。 

根据本发明的另一方面，提供有一种非易失存储器集成电路器件，其包括：半导体衬底，具有多个在第一方向延伸的第一有源区，和在第二方向延伸以与多个第一有源区交叉的多个第二有源区；多条选择线和字线，在半导体衬底上在第一方向延伸，其中两条选择线在每个第一有源区中设置，而两条字线没有在每个第一有源区中设置而是设置以穿过多个第二有源区；和公共源极区，形成于两条选择线之间的第一有源区内；位线结区，形成于两条字线之间的第二有源区内；和浮置结区，形成于每条选择线和每条字线之间的第二有源区内。 

在一个实施方式中，半导体衬底为第一导电类型，且包括形成于半导体衬底内的第二导电类型的第一阱，和形成于第一阱内的第一导电类型第二阱。在一个实施方式中，浮置结区、位线结区和公共源极区形成于第二阱内。在一个实施方式中，每条选择线具有堆叠结构，其中堆叠了彼此电互连的多个导电膜。在一个实施方式中，导电膜通过对接接触彼此电互连。 

在一个实施方式中，浮置结区形成得比位线结区和公共源极区浅。在一个实施方式中，每个位线结区和公共源极区具有LDD结构，其中将低浓度杂质浅掺杂且将高浓度杂质深掺杂，且浮置结区用低浓度杂质浅掺杂。 

根据本发明的一方面，提供有一种非易失存储器集成电路器件，其包括：半导体衬底；和形成于半导体衬底内的非易失存储单元，非易失存储单元包括串联连接的存储晶体管和选择晶体管，存储晶体管包括位线结区、存储栅极和浮置结区，选择晶体管包括浮置结区、选择栅极和公共源极区，选择晶体管的沟道宽度包括接近公共源极区的第一沟道宽度和接近浮置结区的第二沟道宽度，第一沟道宽度比第二沟道宽度宽。