[发明专利]薄膜晶体管基板及显示器件

说明书

技术领域

本发明涉及薄膜晶体管基板及显示器件的技术领域。 

背景技术

在液晶显示器等的有源矩阵型液晶显示装置中，薄膜晶体管：ThinFilm Transistor(以下称为TFT)被用作开关元件。TFT元件的略图如图2所示。TFT元件由形成在玻璃基板上的栅电极、和经栅绝缘膜设置的非掺杂的半导体硅层、以及与其接触的掺杂了杂质的半导体硅层构成。掺杂了杂质的半导体硅层分别被Al合金等的布线金属电性连接。将这些布线金属称作源电极、漏电极。在漏电极上还连接有用作液晶显示部的透明导电膜。作为布线金属(源电极、漏电极)，至今提出了各种各样的Al合金(例如：特开平7-45555号、特开2005-171378号公报等)。当时，采用不使布线金属和TFT元件(半导体硅层)直接接触，或者不使布线金属和用于液晶显示部的透明导电膜(以下也称作ITO膜)直接接触，而在其间设置Mo、Cr、Ti、W等高熔点金属构成的积层膜作为壁垒金属的构造。 

迄今为止，例如在特开2004-214606号、特开2005-303003号、特开2006-23388号公报等中所示，提出了多种省略存在于布线金属和ITO膜之间的壁垒金属的技术方案。但对于省略设在布线金属和TFT元件(半导体硅层)之间的壁垒金属的相关技术，尚未得到充分的研究。 

[特许文献1]特开2004-214606号公报 

[特许文献2]特开2005-303003号公报 

[特许文献3]特开2006-23388号公报 

使壁垒金属介于布线金属(源电极、漏电极)和TFT元件(硅层)之间的理由在于，防止因构成布线的纯Al或Al合金与TFT元件的半导体层直接接触时对元件造成不良影响。作为半导体层一般采用非晶态硅或多晶 硅。其对元件造成不良影响的原理如下所述。 

即，在布线(纯Al或Al合金)和半导体层(例如：硅)直接接触的状态下，在TFT的制造工序中，当施加CVD(Chemical vapor deposition)成形或烧结、退火等的加热工序时，布线的铝原子(Al原子)热扩散到半导体硅中，或者硅原子(Si原子)从半导体硅层热扩散到布线的纯Al或Al合金中。当Al原子热扩散到半导体硅中时，半导体硅的半导体性能显著劣化。因此引发泄漏电流增加、导通电流减少、开关速度下降等问题，不能获得期望的开关性能。另外，Si原子扩散到布线中，也会导致硅半导体的半导体性能劣化，同样引起开关性能的劣化。即，导致显示器的性能、品质下降。 

壁垒金属对抑制Al原子和Si原子的相互扩散是有效的，但另一方面，用于形成这样的构造的壁垒金属形成工序不可缺少。即，除了用于形成Al布线等的成膜装置之外，还需要具备用于形成壁垒金属的成膜装置。随着生产量的增加，日益要求液晶显示器等的生产实现低成本化，由于形成壁垒金属而导致的生产成本的升高已经变为不容忽视的问题。 

发明内容

本发明正是鉴于这种情况而设计的，其目的在于，提供一种薄膜晶体管基板及显示器件，可以省略在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属(无需在薄膜晶体管的半导体层和源电极及漏电极之间形成壁垒金属)。 

为了达成上述目的，经本发明的发明人员专心研究的结果，完成了本发明。根据本发明可以达成上述目的。 

能够达成上述目的的本发明涉及薄膜晶体管基板及显示器件，本发明第一～第四项发明中所述的薄膜晶体管基板(第一～第四发明的薄膜晶体管基板)、第五项发明所述的显示器件(第五发明的显示器件)，它们具有如下所述的构成。 

即，第一项发明所述的薄膜晶体管基板具有：薄膜晶体管的半导体层；源电极、漏电极；透明导电膜，其特征在于，具有所述源电极及漏电极与所述薄膜晶体管的半导体层直接连接的构造，并且所述源电极及漏电极由含有0.1～6.0原子％的Ni、0.1～1.0原子％的La、0.1～1.5原子％的Si的Al合金薄膜构成，并且，泄漏电流在4.0×10^-8A以下(第一发明)。

第二项发明所述的薄膜晶体管基板，在第一项发明所述的基础上，具有所述漏电极与所述透明导电膜直接连接的构造(第二发明)。 

第三项发明所述的薄膜晶体管基板，在第一或第二项发明所述的基础上，所述半导体层为多晶硅(第三发明)。     

第四项发明所述的薄膜晶体管基板，在第一～第三项发明中任一项所述的基础上，所述Al合金薄膜通过溅射法形成(第四发明)。