[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，其中，

具备：多个存储单元，被配置成矩阵状；位线，与配置有上述多个存储单元的各列对应地设置；读出放大电路，与由上述位线构成的位线对的各对对应地设置；以及控制电路，

上述各存储单元包括：存储晶体管，具有用于积累与数据对应的电荷量的存储节点；以及存取晶体管，与上述存储晶体管串联连接，

而且，上述各存储单元被构成为连接在对应的上述位线与源极线之间，根据积累于上述存储节点的电荷量，改变流过该位线的电流值，

上述读出放大电路在根据从上述存储单元流到对应的上述位线的电流值而读出该存储单元的数据后，将与读出数据对应的电压值提供给该位线对，

上述控制电路进行控制，使得在读出对象的上述存储单元的上述存储晶体管被激活的状态下，由与该存储单元对应的上述读出放大电路进行读出工作，接着，使得进行该读出数据对该存储单元的再写入。

2.如权利要求1所述的半导体存储器件，其中，

上述控制电路在进行该读出数据对上述存储单元的再写入的情况下，在将该存储单元的存储晶体管暂时非激活后，使之被再次激活。

3.如权利要求1所述的半导体存储器件，其中，

上述半导体存储器件还具备：传输门，插入到上述位线对的各对中，能将上述读出放大电路与对应的上述存储单元电连接或电隔离，

上述控制电路进行控制，使得根据上述读出放大电路中的读出工作，使对应的上述传输门成为非导通状态，使对应的上述存储单元与该读出放大电路电隔离。

4.如权利要求1所述的半导体存储器件，其中，

上述半导体存储器件还具备：伪单元，连接在上述多条位线的各条与参考电位之间，

上述读出放大电路根据流过上述读出对象的存储单元的电流与流过上述伪单元的电流的比较，来读出数据，其中该伪单元连接于在与该存储单元对应的位线之间构成上述位线对的另一条位线上。

5.如权利要求1所述的半导体存储器件，其中，

上述半导体存储器件还具备：

字线对，与配置有上述多个存储单元的各行对应地设置；

输入输出门，被构成为插入到上述位线对的各对中，能将对应的上述读出放大电路与数据输入输出线电连接或电隔离；以及

列选择线，与上述输入输出门的各个对应地设置，

构成上述字线对的字线被对应的上述存储单元之中分别为第偶数列的存储单元和第奇数列的存储单元的存取晶体管所共有，

上述控制电路被构成为能任意选择1条上述字线和1条上述列选择线，以执行从对应的上述存储单元读出数据的随机存取。

6.如权利要求5所述的半导体存储器件，其中，

上述控制电路被构成为能分别对与互不相同的位线对对应的至少2个以上的上述存储单元，执行逐次进行读出工作的页面存取，

在上述页面存取中，对进行了读出工作的上述至少2个以上的存储单元一并执行各读出数据的再写入。

7.如权利要求6所述的半导体存储器件，其中，

上述控制电路被构成为能根据控制信号而有选择地执行上述随机存取和上述页面存取。

8.如权利要求1所述的半导体存储器件，其中，

上述存储单元包括：

第1沟道形成区，构成上述存储晶体管；

第1和第2杂质扩散区，夹持上述第1沟道形成区而对置；

上述存储晶体管的栅电极，接近上述第1沟道形成区而配置；

第2沟道形成区，构成上述存取晶体管；

第3杂质扩散区，夹持上述第2沟道形成区而与上述第2杂质扩散区对置；以及

上述存取晶体管的栅电极，接近上述第2沟道形成区而配置，

上述存储节点被形成为在配置有上述存储晶体管的栅电极的一侧的相反侧与上述第1沟道形成区相接。