[发明专利]半导体架构及静态随机存取存储器存储单元

说明书

技术领域

本发明涉及一种半导体装置，特别涉及存储单元，且还涉及静态随机存 取存储单元的布局设计与制造。

背景技术

静态随机存取存储器(static random access memory，SRAM)通常使用 在集成电路中。SRAM存储单元具有维持数据而不需更新的优点。图1表示 已知六-MOS装置的SRAM存储单元的电路图。图1的SRAM存储单元包括 通栅MOS装置10及24、上拉MOS装置12及16、以及下拉MOS装置14 及18。通栅MOS装置10及24各自的栅极2及4由字线WL所控制，其中， 字线WL决定当前的SRAM存储单元是否被选择。由上拉MOS装置12及 16以及下拉MOS装置14及18所形成的锁存器用来储存状态。被储存的状 态可通过位线BL及BLB所读取。

随着集成电路的大小，SRAM存储单元的读取及写入边限(margin)减 小。当读取及写入操作受到静态噪声影响时，减小的读取与写入边限在各自 的读取及写入操作中造成错误。照惯例，为了改善读取及写入边限，提供动 态功率。举例来说，写入边限可通过在写入操作期间内增加位线电压及/或降 低供应电压VDD来改善，而读取边限可通过在读取操作期间内降低位线电 压及/或增加供应电压VDD来改善。然而，此解决方法遭遇到一些障碍。必 须设计复杂的电路来提供动态功率给读取及写入操作。此外，需花费时间来 产生动态功率，且因此读取及写入操作变慢。

因此，将需要新的SRAM装置，其具有改善的读取及写入边限，且同时 可克服已知技术的缺点。

发明内容

本发明提供一种半导体装置，其包括静态随机存取存储器(static random access memory，SRAM)存储单元。SRAM存储单元包括上拉MOS装置、 下拉MOS装置、第一通栅MOS装置、第二通栅MOS装置以及动态功率电 路。上拉MOS装置具有第一驱动电流。下拉MOS装置耦接上拉MOS装置， 且具有第二驱动电流。第一通栅MOS装置，耦接上拉MOS装置及下拉MOS 装置，且具有第三驱动电流。第二通栅MOS装置，耦接该上拉MOS装置及 该下拉MOS装置，且具有该第三驱动电流。动态功率电路，经由一第一位 线耦接至该第一通栅MOS装置，并经由一第二位线耦接至该第二通栅MOS 装置，当该静态随机存取存储器存储单元在写入操作时，该动态功率电路提 供一第一电压至该第一位线上，当该静态随机存取存储器存储单元在读取操 作时，该动态功率电路提供一第二电压至该第二位线上，其中该第一电压大 于该第二电压。第一驱动电流与第三驱动电流具有介于大约0.5至大约1之 间的α比例，且第二驱动电流与第三驱动电流具有介于大约1.45与大约5之 间的β比例。

本发明还提供一种静态随机存取存储器(static random access memory， SRAM)存储单元，包括第一上拉PMOS装置、第一下拉NMOS装置、第 二上拉PMOS装置、以及第二下拉NMOS装置。第一上拉PMOS装置的源 极耦接第一下拉NMOS装置的源极。第二上拉PMOS装置耦接第一上拉 PMOS装置与第一下拉NMOS装置。第二上拉PMOS装置的源极耦接第二 下拉NMOS装置的源极。第一及第二上拉PMOS装置与第一及第二下拉 NMOS装置形成锁存器。SRAM存储单元还包括第一通栅MOS装置和第二 通栅MOS装置，其均耦接第一上拉PMOS装置的源极。SRAM存储单元还 包括动态功率电路，经由一第一位线耦接至该第一通栅MOS装置并经由一 第二位线耦接至该第二通栅MOS装置，当该静态随机存取存储器存储单元 在写入操作时，该动态功率电路提供一第一电压至该第一位线上，当该静态 随机存取存储器存储单元在读取操作时，该动态功率电路提供一第二电压至 该第二位线上，其中该第一电压大于该第二电压。第一及第二上拉PMOS装 置所构成的对与第一及第二下拉NMOS装置所构成的对中至少一对具有非 对称注入区域。