[发明专利]用于数据接口的读出侧校准

权利要求书

1.一种电路，包括：

控制电路，它具有发送数据测试信号的第一输出以及发送选通测试信号的第 二输出；

一条或多条数据通道，其每一条都包括：

数据输入缓冲器，它接收来自输入端衰减器的数据信号；

数据校准定时设备，它具有与所述控制电路的第一输出相耦合的数据输 入；

数据延迟，它具有与所述数据输入缓冲器和所述数据校准定时设备相耦 合的输入；以及

输入定时设备，它具有与所述数据延迟相耦合的数据输入并具有与所述 控制电路相耦合的输出；以及

选通通道，包括：

选通输入缓冲器，它接收来自输入端衰减器的选通信号；

选通校准定时设备，它具有与所述控制电路的第二输出相耦合的数据输 入；

选通延迟，它具有与所述选通输入缓冲器和所述选通校准定时设备相耦 合的输入并具有与每个输入定时设备的时钟输入相耦合的输出；

其中，所述控制电路适用于：

为每条数据通道确定在所述输入定时设备的数据输入处的数据测试信号 与在所述输入定时设备的时钟输入处的选通测试信号之间的相对定时，其中 所述相对定时是基于所述输入定时设备的输出；以及

通过调整所述延迟中的至少一个来对齐所述数据测试信号和所述选通测 试信号的第一边沿。

2.如权利要求1所述的电路，其特征在于，还包括：

数据信号选择设备，其中对于每条数据通道而言：

所述数据输入缓冲器具有与所述数据信号选择设备的第一输入相耦合的 输出，以及

所述数据校准定时设备具有与所述数据信号选择设备的第二输入相耦合 的输出，其中所述数据信号选择设备的输出耦合至所述数据延迟的输入；以 及

选通信号选择设备，其中对于所述选通通道而言：

所述选通输入缓冲器具有与所述选通信号选择设备的第一输入相 耦合的输出，以及

所述选通校准定时设备具有与所述选通信号选择设备的第二输出 相耦合的输出，其中所述选通信号选择设备的输出耦合至所述选通延迟 的输入。

3.如权利要求1所述的电路，其特征在于，还包括：

相移延迟电路，它具有与所述选通输入缓冲器的输出相耦合的输入并具有与 所述输入定时设备的时钟输入相耦合的输出，其中所述相移延迟电路可由所述控制 电路编程以对选通信号施加固定相移或不施加相移。

4.如权利要求1所述的电路，其特征在于，用于每条数据通道的所述数据延 迟被调整并且所述选通延迟被调整。

5.如权利要求1所述的电路，其特征在于，所述相对定时是由所述输入定时 设备的输出的逻辑值所确定的。

6.如权利要求1所述的电路，其特征在于，所述控制电路适用于通过以下步 骤对齐第一边沿：

递增所述选通延迟的值，直到所述输入定时设备的所有输出都具有相同的逻 辑值；以及

为每条数据通道递增数据延迟的值，直到用于该条数据通道的输入定时设备 的输出改变一逻辑值。

7.如权利要求6所述的电路，其特征在于，所述相同的逻辑值是高逻辑值。

8.如权利要求1所述的电路，其特征在于，还包括：

在每条数据通道内的一个或多个附加数据延迟，其中所述控制电路还适用于 通过使用所述一个或多个附加数据延迟对齐在所述输入定时设备处的所述数据测 试信号和所述选通测试信号的占空因数并对齐在所述输入定时设备处的所述数据 测试信号和所述选通测试信号的第二边沿。

9.如权利要求1所述的电路，其特征在于，所述数据测试信号和所述选通测 试信号的第一边沿是上升沿。

10.如权利要求1所述的电路，其特征在于，所述选通校准定时设备和所述 数据校准定时设备位于存储器模块内。