[发明专利]半导体元件的形成方法

权利要求书

1.一种半导体元件的形成方法，包括

提供半导体基板；

形成栅极介电层于该半导体基板之上；

形成栅极于该栅极介电层之上；

形成应力源于邻近该栅极边缘的半导体基板中，以及

在形成该应力源后布植杂质，其中该杂质选自下列组成的组：IV族元素、惰性元素、氟、氮及上述的组合。

2.如权利要求1所述的半导体元件的形成方法，其中该半导体基板为PMOS元件，且该应力源包括SiGe。

3.如权利要求1所述的半导体元件的形成方法，其中杂质包括碳。

4.如权利要求1所述的半导体元件的形成方法，其中该布植程序的能量小于约4 keV。

5.如权利要求1所述的半导体元件的形成方法，其中该布植程序的剂量介于约1E14/cm²至1E14/cm²之间。

6.如权利要求1所述的半导体元件的形成方法，其中该杂质布植至一深度，且该深度小于应力源的深度。

7.如权利要求6所述的半导体元件的形成方法，其中该杂质的深度小于该应力源深度的50％。

8.如权利要求1所述的半导体元件的形成方法，还包括：

形成轻掺杂源/漏极区于该应力源的一部分中；

形成n型口袋/晕状区，以及

形成重掺杂源/漏极区于该应力源的至少一部分中。

9.如权利要求8所述的半导体元件的形成方法，其中该应力源形成之后，再形成该轻掺杂源/漏极区。

10.如权利要求8所述的半导体元件的形成方法，其中该应力源形成之前，先形成该轻掺杂源/漏极区。

11.一种半导体结构，包括

半导体基板；

栅极介电层，形成于该半导体基板上；

栅极，形成于该栅极介电层上，以及

应力源，形成于邻接栅极边缘的半导基板中，其中该应力源包括杂质布植区，其中该杂质选自下列组成的组：氮、氟、IV族元素、惰性元素及上述组合。

12.如权利要求11所述的半导体结构，还包括n型口袋/晕状区于该半导体基板中，以及轻掺杂源/漏极区与重掺杂源/漏极区于该应力源的至少一部分中。

13.如权利要求11所述的半导体结构，其中该杂质包括碳。

14.如权利要求11所述的半导体结构，该杂质的深度小于该应力源的深度。

15.如权利要求14所述的半导体结构，其中该杂质的深度小于该应力源深度的50％。

16.如权利要求14所述的半导体结构，其中该杂质选自下列组成的组：碳、硅、锗、氮、氟、氖、氩、氪、氙、氡及上述的组合。