[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置。

背景技术

在作为集成电路芯片的半导体芯片上形成有多层的配线。若干个配线具有宽度大的部分和宽度窄的部分，但应力容易集中在这样的宽度不同的部分的连接部分。尤其是从形成于最下层的栅电极引出的多晶硅配线，相比于金属延展性差，因此在连接部分容易产生裂纹，存在引起断线的问题。由相同多晶硅形成的电阻元件也存在同样的问题。

专利文献1：日本特开2002-319587号公报

发明内容

本发明的目的在于，降低配线或者电阻元件的、在宽度不同的部分的连接部分产生的应力。

(1)本发明的半导体装置，包括：

半导体芯片；

配线，其嵌入所述半导体芯片而成，具有宽度不同部分的连接部分；

焊盘，其位于所述配线的上方，形成在与所述连接部分重叠的位置；

凸块，其形成在所述焊盘上；

缓冲层，其位于所述连接部分和所述焊盘之间，被形成为覆盖所述连接部分的整体；以及

无机绝缘层，其分别形成在所述配线和所述缓冲层之间以及所述缓冲层和所述焊盘之间，

所述缓冲层是由除去树脂以外的材料、且比所述无机绝缘层柔软的材料形成的。根据本发明，即使从凸块对宽度不同的部分的连接部分施加力，也会在缓冲层的作用下消除该力，因此能够减少在连接部分产生的应力。

(2).在该半导体装置中，

所述配线可以用作电阻元件。

(3).在该半导体装置中，

所述缓冲层可以由导电材料形成，并电连接于所述配线。

(4).在该半导体装置中，

所述配线可以由多晶硅形成。

附图说明

图1(A)是表示本发明的第一实施方式的半导体装置的一部分的剖面图，图1(B)是表示图1(A)所示的半导体装置的一部分的俯视图；

图2(A)以及图2(B)是表示图1(B)所示的半导体装置的变形例的图；

图3(A)以及图3(B)是本发明的第二实施方式的半导体装置的一部分的图，图3(A)是图3(B)所示的IIIA-IIIA线剖面图；

图4(A)是表示本发明的第三实施方式的半导体装置的一部分的剖面图，图4(B)是表示图4(A)所示的半导体装置的一部分的俯视图；

图5(A)是表示本发明的第四实施方式的半导体装置的一部分的剖面图，图5(B)是表示图5(A)所示的半导体装置的一部分的俯视图。

图中：10-半导体芯片；20-场效应晶体管；25-栅电极；26-沟道(channel)；30-配线；34-连接部分；40-焊盘；42-钝化膜；44-凸块(bump)；50-缓冲层；70-接触部；110-半导体装置；134-连接部分；140-焊盘(pad)；150-缓冲层；210-半导体芯片；220-场效应晶体管；223-接触部；225-栅电极；226-沟道；230-配线；232-部分；234-连接部分；240-焊盘；242-钝化膜；244-凸块；250-缓冲层；270-接触部；330-配线；334-第一连接部分；335-第二连接部分；350-缓冲层。

具体实施方式

以下，参考附图说明本发明的实施方式。

(第一实施方式)

图1(A)是表示本发明的第一实施方式的半导体装置的一部分的剖面图。图1(B)是表示图1(A)所示的半导体装置的一部分的俯视图。半导体装置具有半导体芯片10。在半导体芯片10上嵌入有集成电路(例如场效应晶体管20)。

场效应晶体管20具有：成为源极以及漏极的扩散层21、22；与扩散层21、22接触的接触部23、24；以及栅电极25。若对栅电极25施加电压，则形成沟道26，流通电流。

半导体芯片10嵌入有配线30。配线30经由接触部23、24与成为源极以及漏极区域的扩散层21、22连接。

半导体芯片10与栅电极25连接，栅电极25具有：具有第一宽度的第一配线25a、具有第二宽度的第二配线25b、以及第一配线25a和第二配线25b的连接部分34。第一宽度比第二宽度窄。第一配线25a以及第二配线25b通过连接部分34形成为如图1(B)所示那样的T字状，作为变形例也可以形成为如图2(A)所示那样的L字状，也可以是图2(B)所示那样的十字状。第一配线25a和第二配线25b可以由多晶硅、铝(Al)、铝合金等形成。第一配线25a和第二配线25b由多晶硅形成，可以将它们用作电阻元件。如果对宽度不同的第一配线25a和第二配线25b施加力，则公知的是应力集中于连接部分34。