[发明专利]降低栅致漏极泄漏电流的集成电路驱动电路及操作方法

权利要求书

1.一种用于集成电路设备的驱动电路，包括：

晶体管，具有栅极端、源极端、和体式基底端，所述源极端连接到所述体式基底端；以及

上拉电路，连接在电源节点和源极端之间，且被配置为响应于控制信号，而提高晶体管源极端和体式基底端的电压。

2.按照权利要求1的驱动电路，其中，所述集成电路设备是集成电路存储设备，且所述驱动电路是字线驱动电路。

3.按照权利要求2的驱动电路，所述驱动电路还包括：

全局电源节点；以及

其中，所述电源节点是局部电源节点。

4.按照权利要求3的驱动电路，其中，所述上拉电路包括：

上拉晶体管，连接在源极端和局部电源节点之间。

5.按照权利要求4的驱动电路，还包括：

倒相电路，连接到电源节点，且具有连接到源极端的输出；

开关，连接在倒相电路和公共基准节点之间，该开关响应于控制信号。

6.按照权利要求5的驱动电路，其中，所述开关是NMOS晶体管，且所述上拉晶体管是PMOS晶体管。

7.按照权利要求1的驱动电路，其中，所述晶体管是PMOS晶体管。

8.按照权利要求1的驱动电路，其中，所述驱动电路响应于控制信号，而处于激活模式和备用模式中的一个。

9.一种用于集成电路设备的驱动电路，包括：

晶体管，具有栅极端和源极端；

下拉电路，连接在电源节点和栅极端之间，且被配置为响应于控制信号，而降低晶体管栅极端的电压。

10.按照权利要求9的驱动电路，其中，所述集成电路设备是集成电路存储设备，且所述驱动电路是字线驱动电路。

11.按照权利要求9的驱动电路，其中，所述下拉电路包括至少一个降压元件，该降压元件连接在晶体管栅极端和电源节点之间。

12.按照权利要求11的驱动电路，其中，所述至少一个降压元件包括两个串联的晶体管。

13.按照权利要求12的驱动电路，其中，所述下拉电路被配置为将栅极端的电压降低大约阈值电压的两倍，该阈值电压与组成至少一个降压元件的晶体管中的一个相关。

14.按照权利要求12的驱动电路，还包括：

开关，连接到电源节点，且该开关响应于控制信号；以及

倒相电路，连接在开关和公共基准节点之间，且具有连接到栅极端的输出。

15.按照权利要求14的驱动电路，其中，所述开关是PMOS晶体管，且组成所述至少一个降压元件的两个晶体管是NMOS晶体管。

16.按照权利要求9的驱动电路，其中，所述晶体管是PMOS晶体管。

17.按照权利要求9的驱动电路，其中，所述驱动电路响应于控制信号，而处于激活模式和备用模式中的一个。

18.一种用于集成电路设备的驱动电路，包括：

晶体管，具有栅极端和源极端；

开关电路，连接在所述栅极端与第一和第二电源节点之间，所述开关电路可操作来响应于控制信号，而使第一电源节点与栅极端断开，并将第二电源节点连接到栅极端，以降低栅极端的电压。

19.按照权利要求18的驱动电路，其中，所述开关电路包括：

第一开关，连接在第一电源节点和栅极端之间；以及

第二开关，连接在第二电源节点和栅极端之间。

20.按照权利要求18的驱动电路，其中，所述第一开关包括第一晶体管，所述第二开关包括第二晶体管，所述驱动电路还包括：

倒相器，连接在第一晶体管的栅极端和该控制信号的源之间；

其中，所述第二晶体管的栅极端连接到该控制信号的源。

21.按照权利要求20的驱动电路，其中，所述第一和第二晶体管是PMOS晶体管。

22.按照权利要求18的驱动电路，其中，所述晶体管是PMOS晶体管。

23.按照权利要求18的驱动电路，其中，所述驱动电路响应于控制信号，而处于激活模式和备用模式中的一个。