[发明专利]制作半导体装置的方法

说明书

技术领域

本发明提供一种制作半导体装置的方法，尤指一种利用除气工艺(degasprocess)制作半导体装置的方法。

背景技术

近年来因集成电路的产品线宽缩小且生产速率加快，所以发展出一种利用物理气相沉积(physical vapor deposition，PVD)金属工艺于介电材料内形成镶嵌(damascene)结构的半导体技术，以制作集成电路的金属内连线。物理气相沉积工艺一般是使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，将靶材原子一个个溅击出来，并使被溅击出来的材质均匀沉积在晶片表面。经由工艺反应室内部的高温与高真空环境，可使这些金属原子结成晶粒。之后，再通过图案化工艺与蚀刻工艺，得到所需的金属内连线或半导体装置。一个物理气相沉积金属工艺通常可涵盖除气工艺、预洗工艺、阻挡层沉积工艺以及金属层沉积工艺等步骤。

请参考图1至图5，其绘示的是现有在半导体晶片中制作导电插塞的方法示意图。如图1所示，首先提供一半导体晶片10。半导体晶片10包含有一半导体基底12以及一介电层(dielectric layer)14覆盖于半导体基底12之上。随后进行一图案化工艺(patterning process)，于介电层14中蚀刻出至少一插塞孔洞(plug hole)16。

随后，如图2所示，将半导体晶片10传送至一物理气相沉积机台40。物理气相沉积机台40主要包含有一真空缓冲室(buffer chamber)42以及一真空转送室(transfer chamber)44，其中真空缓冲室42内配置有一传送机械臂42a，而真空转送室44内配置有一传送机械臂44a，用以传送半导体晶片10。在真空缓冲室42与真空转送室44之间，则配置有一穿越室(pass-throughchamber)46以及一冷却室(cool down chamber)48，以提供半导体晶片10进行传送或冷却。真空缓冲室42的周围设有载入载出室(load-lock chamber)52以及除气反应室(degas chamber)54。真空转送室44的周围则设有多个反应室(reaction chamber)56、58、62、64，其中反应室56、58、62与64皆为物理气相沉积反应室。

半导体晶片10先经由载入载出室52载入物理气相沉积机台40内，然后传送至除气反应室54中进行一除气工艺，如图3所示，除气反应室54内包含有一承载基座66以及一卤素灯(未示于图中)，其中，承载基座66通常由具高导热性的金属材料所制成。于除气反应室54中，半导体晶片10被放置于承载基座66上，以进行一卤素灯处理(halogen lamp treatment)，使半导体晶片10接受卤素灯的照射。此时，半导体晶片30表面的水气(moisture)以及部分残留物会因为卤素灯的照射而挥发，以预先清除(pre-clean)在半导体晶片10上因前层(pre-layer)工艺所残留下的部分污染物及气体。

接着，经过清洁的半导体晶片10从真空缓冲室42进入真空转送室44。传送机械臂44a先将半导体晶片10送入反应室56执行阻挡层沉积工艺，再送入反应室62执行金属层沉积工艺。如图4所示，前述阻挡层沉积工艺于半导体晶片10表面上形成一由钛(titanium，Ti)或氮化钛(titanium nitride，TiN)等材料所构成的阻挡层18，覆盖于介电层14表面以及插塞孔洞16的侧壁与底部。接着前述的金属层沉积工艺于半导体晶片10表面上形成一金属层22，填满插塞孔洞16。之后，半导体晶片10经由载入载出室52载出物理气相沉积机台40。

接着，如图5所示，利用一现有的化学机械研磨工艺将半导体晶片10表面上多余的金属层22移除，使填充于插塞孔洞16的金属层22成为导电插塞24。由于化学机械研磨工艺为习知该领域者的通常知识，因此其细节不再赘述。