[发明专利]芯片封装结构及其制程

说明书

技术领域

本发明是有关于一种半导体元件及其制程，且特别是有关于一种芯片封装结构及其制程。

背景技术

在半导体产业中，集成电路(Integrated Circuits，IC)的生产主要分为三个阶段：集成电路的设计、集成电路的制作及集成电路的封装(package)等。在集成电路的封装中，裸芯片先经由晶圆(wafer)制作、电路设计、光罩制作，以及切割晶圆等步骤而完成。其中，每一颗由晶圆切割所形成的裸芯片可通过多条导线与封装基材(substrate)电性连接，再以封装胶体(encapsulant)将裸芯片加以包覆，以构成一芯片封装(Chip Package)结构。利用封装胶体将裸芯片包覆的目的在于防止裸芯片受到外界湿度影响及杂尘污染。

承上所述，在完成封胶制程后，会对芯片封装结构进行电性测试或是其它相关测试，以确定芯片封装结构有良好的制作良率。然而，由于芯片封装结构上仅于封装胶体上有注记封胶机台的编号，因此当芯片封装结构在测试后若发现上述的导线因故断裂或其它使芯片封装结构无法正常运作的原因，使用者将无法有效地去追踪造成芯片封装结构无法正常运作的工作机台编号，以对工作机台进行修正。这样一来，经由此工作机台加工的芯片封装结构仍无法正常运作，进而导致芯片封装结构的制作良率下降。

发明内容

本发明的主要目的在于提供一种芯片封装制程，以有效提升芯片封装结构的制作良率。

本发明的另一目的在于提供一种芯片封装结构，其具有芯片封装制程的制程参数，使得使用者可以有效了解芯片封装结构的制程内容。

为达成上述目的或是其它目的，本发明采用如下技术方案：一种芯片封装结构，其包括一封装基板、一芯片及一标记图案，其中封装基板具有一承载面，且承载面上具有一数码标记区；芯片配置于承载面上，并电性连接至封装基板，而标记图案则配置于数码标记区上，用以记录一制程参数。

在本发明的一实施例中，芯片封装结构更包括多条导线，其电性连接于芯片与封装基板之间。

在本发明的一实施例中，芯片封装结构更包括一封装胶体，其配置于封装基板与芯片上，且封装胶体覆盖导线、数码标记区与标记图案。

在本发明的一实施例中，封装基板具有一表层金属层与一焊罩层，表层金属层具有多个接点与多个标记垫，而焊罩层配置于表层金属层上，并暴露出接点与标记垫，且被暴露的标记垫构成数码标记区。

在本发明的一实施例中，上述的标记图案包括多个金属块，其配置于标记垫上。

在本发明的一实施例中，标记图案是二进制编码图案或十进制编码图案。

在本发明的一实施例中，制程参数例如是一机台编号。

为达成上述目的或是其它目的，本发明还采用如下技术方案：一种芯片封装制程，其包括下列步骤：首先，提供一封装基板，其中封装基板具有一承载面，且承载面上具有一数码标记区。接着，将一芯片接合于承载面上，并使芯片电性连接至封装基板。之后，在数码标记区上形成一标记图案，用以记录一制程参数。

在本发明的一实施例中，封装基板具有多个接点与多个标记垫，且标记垫与接点同时形成以作为数码标记区。

在本发明的一实施例中，将芯片接合于封装基板的方法是通过一打线机进行一打线接合制程。

在本发明的一实施例中，形成标记图案的方法是通过打线机在标记垫上形成多个金属块。

在一实施例中，在数码标记区上形成标记图案之后，本发明更可以在封装基板与芯片上形成一封装胶体，且封装胶体覆盖接点、数码标记区与标记图案。

在一实施例中，制程参数是打线机的一机台编号。

在一实施例中，标记图案是采用二进制编码或十进制编码来记录制程参数。

相较于现有技术，本发明在芯片封装结构的封装基板的承载面上设置一数码标记区，使得使用者可以通过数码标记区上的制程参数来得知芯片封装制程的相关信息，以确保完成加工后的芯片封装结构能正常地运作，进而提升芯片封装制程的良率。

附图说明

图1A至图1D为本发明较佳实施例的一种芯片封装制程的流程图。

图2为在图1A中的封装基板沿A-A’线的剖面放大示意图。

图3为本发明较佳实施例的另一种封装基板的示意图。

具体实施方式

为了能够使得本发明的上述目的及其它目的、特征和优点更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。