[发明专利]一种半导体存储器件及其制造方法

说明书

技术领域

本发明涉及一种半导体存储器件，特别涉及一种使用标准工艺制造的半导体存储器件及其制造方法。

背景技术

在半导体存储器件的制造中，很多晶圆厂提供的广泛使用和合算的制造工艺是标准工艺，即体硅互补金属氧化物半导体(CMOS)工艺。在半导体器件的标准工艺制造中，参考图1a作为示例，掺杂为p--型的体硅衬底100，其上可以放置一个或者多个n-型阱101。在阱101内，电气绝缘有源器件区域的一个方法是在相邻的器件106之间形成沟槽隔离区104。这种现有技术沟槽隔离区通常包括形成在衬底中并且由诸如二氧化硅(SiO₂)的电介质材料填充的沟槽。有源器件区域也可以形成在阱外，由一个或者多个隔离区隔离。有源器件可以是任何半导体器件。这里，示例说明CMOS器件106，每个都具有源端102，漏端103和栅端110。每个有源器件可以是是p型金属氧化物半导体(pMOS，p type Metal-Oxide Semiconductor)器件或者n型金属氧化物半导体(nMOS，n type Metal-Oxide Semiconductor)器件。

已知三种类型的沟槽隔离区，包括浅沟槽(深度少于大约1μm的沟槽)，中等沟槽(深度从大约1μm到大约3μm的沟槽)以及深沟槽(深度大于3μm的沟槽)。需要指出实际深度可以是相对的且并非必须是这里提供的测量尺寸。随着半导体器件的尺寸持续地缩小，采用浅沟槽隔离(“STI”)区域104越来越受到青睐。器件106可以具有绝缘层108和作为器件的栅极的多晶硅层110。

图1b示例说明了另一种现有技术绝缘衬底上的硅(“SOI”)工艺，其中在晶片衬底120上设置绝缘层122，绝缘层可以是诸如SiO₂那样的具有高介电常数的的电介质材料。在绝缘层122之上，是可以由进行了相应掺杂的区域131，134,135，和138隔离的有源器件124,126和128。每个有源器件具有一对输出端131,134和沟道132。需要指出的是有源器件可以具有不同类型的掺杂。这里器件124和128具有n-型沟道和p+型端，而器件126具有p-型沟道和n+型端。

尽管当前的标准工艺提供半导体器件制造上的成本优势，但是在存储器单元的制造中使用标准工艺对于一个存储单元仍然需要使用6晶体管结构(在某些情况下是4晶体管结构)。因此，对于某些应用，存储器模块在芯片上占用的空间可能相当大。例如，很多片上系统(SOC，System On Chip)的应用需要大块的存储器单元，占用芯片上的很大面积，是相当昂贵的应用。

当半导体器件的几何尺寸持续缩小时，非常期望同样缩小存储器单元/存储器模块的尺寸。然而，给定6晶体管(和4晶体管)存储器单元结构，很难使用标准制造工艺缩小存储器单元。

此外，一般而言，存储器器件需要不同的，并且通常是专门类型的制造工艺。从而，存储器器件的制造更为昂贵并且任何专门的工艺可能要求全新的晶圆代工厂一起，使得进入门槛更高。

因此，期望使用合算的标准制造工艺制造存储器件。

发明内容

有鉴于此，本发明目的在于提供一种半导体存储器件及其制造方法，通过本发明为用户提供了一套能够使用逻辑制造工艺制造、作为存储器保存信息、并大大降低制造成本和功率消耗以及大大缩小存储器单元面积的半导体存储器件及其制造方法解决方案。

本发明揭示了可以保存信息并且可以通过使用逻辑制造工艺制造的半导体存储器件及其制造方法。根据本发明当前优选实施例，可以在衬底上的阱中形成一个或者多个半导体器件，在阱中使用隔离沟槽来产生能够保存电荷的存储区域。存储区域中的电荷可表示存储的信息。本发明的半导体存储器件可以通过使用逻辑制造工艺制造。

本发明提供了一种半导体存储器件，包括：

衬底；

形成在所述衬底中的第一阱；以及

位于所述第一阱上的有源器件；

还包括：

深度大于所述第一阱的深度的一个或多个沟槽。

该半导体存储器件通过所述沟槽形成电气隔离的浮阱。

该半导体存储器件中，所述每个阱包括上部部分沟槽和下部部分沟槽，其中上部部分为传统制造工艺下的沟槽，而下部部分为比该传统制造工艺下的沟槽更窄的沟槽。

该半导体存储器件中，所述第一阱的深度为传统制造工艺下的深度，而所述沟槽的深度大于所述第一阱的深度。

该半导体存储器件中，所述一个或多个沟槽的深度为传统制造工艺下的深度，而所述第一阱深度小于所述一个或多个沟槽的深度。