[发明专利]采样保持电路与第一级MDAC运放共享的电路及应用

权利要求书

1、一种采样保持电路与第一级乘法数字模拟转换电路运放共享的电路，其特征在于，该电路包括运放(1)、第一开关电容单元(2)、第二开关电容单元(3)和第三开关电容单元(4)，其中，

运放(1)和第一开关电容单元(2)组成采样保持电路，该采样保持电路用于对接收自外部的差分信号shcin1和shcin2进行采样和保持，并将得到的差分信号out1_s和out2_s输出给第一级乘法数字模拟转换MDAC电路；

运放(1)、第二开关电容单元(3)和第三开关电容单元(4)组成第一级MDAC电路，该第一级MDAC电路用于对接收自采样保持电路的差分信号out1_s和out2_s进行余差放大，并在不交叠的另一时钟相将得到的差分信号在差分节点out1和out2输出。

2、根据权利要求1所述的采样保持电路与第一级乘法数字模拟转换电路运放共享的电路，其特征在于，所述第一级MDAC电路采用1.5位/级的结构。

3、根据权利要求1所述的采样保持电路与第一级乘法数字模拟转换电路运放共享的电路，其特征在于，该电路在两相不交叠时钟ph1和ph2的控制下工作，其中，在ph1相，采样保持电路进行采样，第一级MDAC电路进行余差放大；在ph2相，采样保持电路进行保持，第一级MDAC电路进行采样。

4、根据权利要求1或3所述的采样保持电路与第一级乘法数字模拟转换电路运放共享的电路，其特征在于，

在采样保持电路进行采样的ph1相，第一采样电容Csh1和第二采样电容Csh2的底极板接输入电压，上极板接输入共模电压进行采样；第一级MDAC电路处于余差放大相，第三采样电容Cs1和第四采样电容Cs2的上极板接运放的输入端，底极板接本级子数模转换器的输出，第一反馈电容Cf1和第二反馈电容Cf2的上极板接运放的输入端，底极板接运放的输出端；

在采样保持电路进行保持的ph2相，第一采样电容Csh1和第二采样电容Csh2的底极板分别接运放的差分输出端，上极板分别接运放差分输入端；第一级MDAC电路处于余差放大相，第三采样电容Cs1和第四采样电容Cs2的上极板分别接运放的差分输入端，底极板分别接本级子数模转换器的差分输出，第一反馈电容Cf1和第二反馈电容Cf2的上极板分别接运放的差分输入端，底极板分别接运放的差分输出端。

5、根据权利要求1所述的采样保持电路与第一级乘法数字模拟转换电路运放共享的电路，其特征在于，该电路采用交叉接法，所述采样保持电路保持相的差分输出电压对应采样保持电路采样相的反相差分输入电压，所述第一级MDAC电路余差放大相的差分输出电压对应第一级MDAC电路采样相的反相输入电压；

所述采样保持电路的采样相为保持相的上一相，所述第一级MDAC电路的采样相为余差放大相的上一相。

6、一种应用采样保持电路与第一级乘法数字模拟转换电路运放共享的流水线模数转换器，其特征在于，该流水线模数转换器包括：

前端采样保持电路，用于对接收自流水线模数转换器ADC输入端的Vin信号进行采样和保持，将得到的模拟信号输出给流水子级中的第一级；

流水子级，用于对接收自采样保持电路的模拟信号分别进行模数转换和余差放大，将得到的数字信号输出给延时同步寄存器阵列，并将得到的模拟信号输出给下一级流水子级；

延时同步寄存器阵列，用于对接收自各流水子级的数字信号进行延时对准，将得到的数字信号输出给数字纠错模块；

数字纠错模块，用于对接收自延时同步寄存器阵列的数字信号进行移位相加，得到ADC的数字输出。