[发明专利]复合式金属氧化物半导体电容以及锁相环

说明书

技术领域

本发明涉及一种金属氧化物半导体电容(MOS capacitor)，特别有关于使用此种MOS电容的锁相环(Phase-Locked Loop，PLL)。 

背景技术

在无线射频的领域中，为了提升发射器(transceiver)、接收器(receiver)的速度，必须研发高速的锁相环以产生高速的时钟(clock)。因此，锁相环的制作必须采用先进的IC工艺。0.15微米以下的工艺通常使用较薄的栅极氧化层(thin-oxide)，会产生严重的漏电流现象(current leakage)。以电容的充放电操作为例，电容的漏电流现象会导致电容的充放电时间不对称。因此目前的锁相环多以厚栅极氧化层(thick-oxide)来实现回路滤波器中的电容。由于以薄栅极氧化层制作的组件通常使用较低电压源，故称之为低电压组件(LV device)，以厚栅极氧化层制作的组件通常使用较高电压源，故称之为高电压组件(HV device)。 

图1为目前常用的锁相环100示意图。为了让锁相环能工作在高频，压控振荡器104采用一低电压组件，以产生高频时钟。由于压控震荡器104为一低电压组件，其漏电流现象相当严重，因此回路滤波器102采用一高电压组件，以克服漏电流现象。如此一来，锁相环100至少使用两种电压源，一种为高电压源(电压值为V_DDH)，一种为低电压源(电压值为V_DDL)，分别供该高电压组件与该低电压组件使用。MOS电容的栅极必须操作在特定区间内才会具有定电容值。HV NMOS电容的栅极操作区间大于V_{thn_HV}。当PMOS电容的基极电压为V_DD时，HV PMOS电容的栅极操作区间小于(V_DD-|V_thp-HV|)。若将MOS电容应用在回路滤波器102中，MOS电容的操作区间亦会被压控振荡器104所使用的低电压源V_DDL所限制。以V_DDL＝1.2V、V_DDH＝2.5V、HV NMOS晶体管与HV PMOS晶体管的临界电压值为V_{thn_HV}＝|V_{thp_HV}|＝0.8V举例说明之。若回路滤波器102使用的是HV NMOS电容，则HV NMOS电容的操作区间会受V_DDL限制，被限制在相当狭窄的区域，0.8V(V_{thn_HV})至1.2V(V_DDL)。若回路滤波器102使用的是HV PMOS电容，由于(V_DDH-|V_{thp_HV}|)＞V_DDL，HV PMOS电容的操作区间的上限会受V_DDL限制，HV PMOS电容的操作区间为0V至1.2V(V_DDL)。相对于HV NMOS电容，HV PMOS电容已拥有足够的操作区间，但是使用HV PMOS电容实现回路滤波器102的锁相环100仍会面临其它问题。由于回路滤波器102与压控振荡器104使用不同的电压源，回路滤波器102提供给压控振荡器104的电压控制信号会随着回路振荡器102的高电压源扰动，造成使用低电压源的压控振荡器104的扰动效应(jitter performance)恶化。

因此，如何在锁相环100中使用单一低电压源并同时解决电容的漏电流现象，以及扩展MOS电容的操作区间同时改善扰动效应，为目前锁相环装置所急需达成的目标。 

发明内容

本发明提供一种新型的MOS电容，称为复合式MOS电容。本发明并且利用该复合式MOS电容制造一种锁相环装置，可以产生高频时钟、降低回路滤波器的漏电流效应、扩展压控振荡器的控制信号的操作范围、并且改善扰动效应。 

本发明提出的锁相环中包括一相位频率检测器、一电荷泵、一回路滤波器以及一压控振荡器。该相位频率检测器量测一参考信号以及一反馈信号的相位差与频率差。该电荷泵包括一充电电路以及一放电电路，并且根据该参考信号与该反馈信号的相位差与频率差切换该充电电路与该放电电路。该回路滤波器具有至少一个复合式MOS电容。该电荷泵会对该复合式MOS电容充放电以调整该回路滤波器的输出端的电压。该压控振荡器输出一振荡信号，并且根据该回路滤波器的输出端的电压调整该振荡信号的频率。