[发明专利]集成电路设计的制造方法与系统

说明书

相关专利申请的交叉参考

本发明主张于2006年4月14日所申请的U.S.Ser.No.60/792,273的优先权，该申请通过参考援引于此。

技术领域

本发明有关于一种半导体制造工艺，可局部移除多项目晶片上的集成电路。此应用相较于过去以晶粒方式提供成品给使用者，可顺利提供完整多项目晶片给单一使用者做电路测量之用以节省所需时间及人力，也没有需公开其他使用者电路设计的顾虑。

背景技术

随着VLSI技术的进步，半导体的掩模(mask)成本亦随之增加。目前业界多采用掩模共乘方案(shuttle mask solution)(亦即所谓的“多项目晶片(MPW，multi-project wafer)”来节省研发成本，此方案的想法是，通过合并不同电路的晶片设计在同一套掩模组(mask set)之上，以分摊成本。目前此方案已被广泛地应用在产品试制(product prototyping)及小量生产(small volumeproduction)的应用上。

由于将多个使用者电路设计同时合并于掩模上，完成的多项目晶片将同时具有多个客户的电路，这些电路分别属于各个客户的专用电路设计信息(proprietary information)，其保密性非常重要。目前的做法是对于制作完成的多项目晶片先进行切割，分别取出各使用者的晶粒，放置在托盘(waffle tray)之中，分别寄送给各个使用者。

虽然可通过上述技术以避免将客户的专用电路设计信息公开给其他的客户，但仍无法满足一般客户的需求。举例而言，由于仅提供个别晶粒(非整个晶片)，使用者常因无法一并验证晶片级测试(wafer-level testing)或封装(packing)程序而必须延长其即时上市的时间(time-to-market)，此外很难通过裸晶粒(bare dies)大量搜集电路的统计特性(statistical circuit information)。因此，如何在保护其他使用者的知识产权的前提下，让多项目晶片使用者可顺利取得完整的多项目晶片，进行晶片级测试与封装是非常重要的。因此实施本方明解决此问题。

发明内容

鉴于以上现有技术的缺失，提出本发明。

本发明提供了一种集成电路设计的制造方法。本发明的集成电路设计的制造方法包括：在单一多项目晶片上制作出两种或两种以上的不同集成电路设计；对包括多个集成电路设计中的至少一个集成电路设计的区域进行定义，对区域外侧的多项目晶片的至少一部分进行变更、破坏或电路移除等调整作业，以及将经变更、破坏或电路移除的多项目晶片提供给使用者。

如上所述的集成电路设计的制造方法，其中，对该区域的外侧的多项目晶片的至少一部分进行调整的步骤包括：将两种或两种以上的不同集成电路设计中的至少一个集成电路设计的一部分定义为保留区域，以及对于剩余区域的至少一个集成电路设计的一部分进行调整。在部分实施例中，对来自多项目晶片中的至少一个集成电路设计的一部分进行变更、破坏或电路移除的步骤包括：利用激光开槽工艺对多个集成电路设计中的至少一个集成电路设计进行破坏。激光开槽工艺包括：当激光光束通过加压流体室时，将激光光束聚集在喷嘴之上；将液体自喷嘴射出以引导激光光束；以及利用经导引的激光光束对多项目晶片中的至少一个集成电路的一部分进行破坏。在部分实施例中，由喷嘴射出的流体可采用水，如此可以减少多项目晶片的热损害。

在部分实施例中，对多项目晶片中的至少一个集成电路设计的一部分进行破坏或电路移除的步骤包括：利用钻石锯片对多个集成电路设计中的至少一个集成电路设计的一部分进行破坏或电路移除。在部分实施例中，对多项目晶片中的至少一个集成电路设计的一部分进行破坏或电路移除的步骤包括：利用非喷水引导式激光对于多个集成电路设计中的至少一个集成电路设计的一部分进行破坏或电路移除。

如上所述的集成电路设计的制造方法，其中，该区域包括来自该使用者的多个集成电路。

如上所述的集成电路设计的制造方法，其中，该区域包括多个非专用成份。

本发明还提供了一种系统，此系统是用以制造多项目晶片。本发明的系统包括：夹盘，用于支承多项目晶片，多项目晶片包括多个晶粒；以及机构，可在对于多个晶粒中的至少一个晶粒进行移除时不造成其他晶粒的变更。在部分实施例中，机构可包括：激光光束，聚集于喷嘴之上，激光光束通过加压流体室；以及流体射流，自喷嘴射出至多项目晶片的表面上，流体射流导引激光光束以对多个晶粒中的至少一个晶粒进行破坏或电路移除。在部分实施例中，流体射流可用以导引液体至多项目晶片。