[发明专利]高导热电路基板的制作方法

说明书

技术领域

本发明与电路板表面处理技术有关，特别是关于一种高导热电路基板的制作方法。

背景技术

如图1所示，为国内公开号第200520670号专利案「整合性散热基板的结构及制作方法」，其包含以下步骤：a)提供一金属基板1；b)利用一阳极微弧技术(MicroArc Oxidation；MAO)在金属基板1上形成一可供热传导的金属氧化物绝缘层(Al₂O₃)2；c)利用一真空镀膜在氧化铝绝缘层(Al₂O₃)2上以mask方式披覆一具有一预定图案的金属膜(Cu)3，以界定多条金属导线并制作，制成一整合性散热基板4。此专利的目的在于通过金属基板1的散热效果及金属氧化物绝缘层2提供电性绝缘效果，再由金属膜3进行电路布局，达到整合散热性以及电路布局的目的。

然而，此专利是以真空镀膜方式在金属氧化物绝缘层2上直接形成金属膜(Cu)3，由于金属氧化物绝缘层2以及金属膜(Cu)3的物理特性差异较大，例如：膨胀系数，而金属氧化物绝缘层2与金属膜(Cu)3属于先高温加工再进行低温冷却的加工程序，使得整合性散热基板4容易因为应力关系造成板面翘曲的现象，特别是大尺寸的散热基板，翘曲现象更为明显。同时，也具有容易发生剥离的情形的缺点，也即剥离强度(Peel Strength)较低。

另外，以电路的导电性而言，导电层的厚度至少需在13μm以上，而对一般功率较高的电路导电性来看，导电层的厚度应要在20μm以上为最佳，然而上述专利案以真空镀膜方式形成的金属膜(Cu)3的厚度最多约为9μm，超过9μm就会有剥离的问题产生，相比之下有导电层过薄的问题，具有导电性不佳的缺点。另外，以真空镀膜方式形成导电膜的方式，其制成速度较慢，具有工时较长的缺点，换言之，以真空镀膜方式形成导电膜的方式，具有导电性不佳及工时较长的缺点。

其次，此种基板为利用微弧氧化阳极处理(Micro Arc Oxidation；MAO)形成金属氧化物绝缘层2，由于其所形成的Al₂O₃的结晶结构属于重叠状结晶而非规则性的柱状排列，因此热传导率也不佳而有待改善。

综上所述，习用散热基板具有加工时间长且产能效率低的缺点，同时热传导率仍不佳而有待改进。

发明内容

针对上述问题，本发明的主要目的在于提供一种高导热电路基板的制作方法，其具有提高制程速度的特色。

本发明的次一目的在于提供一种高导热电路基板的制作方法，其能够提高导电层的附着度且增加导电层的厚度，具有导电性较好的特色。

本发明的再一目的在于提供一种高导热电路基板的制作方法，其具有传热效果较好的特色。

为达到上述目的，本发明所提供的一种高导热电路基板的制作方法，其特征在于包含下列各步骤：a)提供一金属基板；b)在所述金属基板表面形成一绝缘层；c)在所述氧化层表面形成一中间介层；d)以电化学技术在所述中间介层表面形成一导电主层。

上述本发明的技术方案中，步骤a)中的所述金属基板，为选自铝、镁、钛以及其合金所构成族群中的其中一种。

上述本发明的技术方案中，步骤b)中的所述绝缘层，是以电化学激化阳极处理形成，利用草酸为工作溶液，预定工作电压为260～400Volts，预定工作电流为1～6A/dm²。

上述本发明的技术方案中，步骤b)中的所述绝缘层，为所述金属基板表面的化合物。

上述本发明的技术方案中，步骤c)的所述中间介层，按照形成顺序区分为一第一介层以及一导电介层，所述第一介层介于所述绝缘层以及所述导电介层之间。

上述本发明的技术方案中，步骤c)的所述第一介层，为镁、铝、钛、钒、铬、镍、锆、钼、钨以及其化合物。

上述本发明的技术方案中，步骤c)的所述第一介层为氧化钛。

上述本发明的技术方案中，步骤c)的所述导电介层，为选自铝、钴、镍、铜、锌、银、锡、铂以及金其中之一。

上述本发明的技术方案中，步骤d)的所述导电主层形成于所述中间介层的导电介层表面。

上述本发明的技术方案中，步骤d)的所述导电介层的厚度在1μm以下。

上述本发明的技术方案中，步骤d)的所述导电主层，为选自铝、钴、镍、铜、锌、银、锡、铂以及金其中之一。

上述本发明的技术方案中，步骤d)的所述导电主层的厚度在13μm以上。

上述本发明的技术方案中，步骤b)的所述绝缘层以氮化处理形成，为所述金属的氮化物。