[发明专利]DRAM单元晶体管器件和方法有效
申请号: | 200710094551.9 | 申请日: | 2007-12-13 |
公开(公告)号: | CN101459137A | 公开(公告)日: | 2009-06-17 |
发明(设计)人: | 崔助凤 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/768;H01L21/336;H01L27/108;H01L23/522;H01L29/78 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
地址: | 201203*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | dram 单元 晶体管 器件 方法 | ||
1.一种形成存储器件的方法,所述方法包括:
提供包含表面区域的衬底;
在所述衬底之内形成阱结构,所述形成阱结构包括在所述衬底之内形成P-阱区域,所述P-阱区域中硼的掺杂浓度是1-7×1015/cm3;
在所述阱结构之内形成隔离区;
提供覆盖在所述阱结构上延伸的所述表面区域的保护层,所述保护层是二氧化硅层或氮化物层;
沉积覆盖所述保护层的光刻胶层;
通过选择性地除去一部分光刻胶以暴露覆盖第一区域的所述保护层同时保留覆盖第二区域的所述光刻胶来图案化所述光刻胶;
使用所述图案化的光刻胶作为掩模,将用于调节阈值电压的P-型杂质注入所述第一区域,所述P-型杂质的剂量是2-5×1011/cm2或1012/cm2;
保持所述第二区域基本上没有所述用于调节阈值电压的杂质;
除去所述光刻胶掩模;
提供覆盖所述表面区域的栅极介电层;
在所述栅极介电层上形成栅极叠层,所述栅极叠层包括覆盖多晶硅层的硅化物层;
使用所述栅极叠层作为掩模将杂质注入所述衬底,以形成轻度掺杂的漏极结构;
在所述栅极叠层的侧面上提供间隔物;
通过离子注入剂量为1-7×1015/cm2的N-型掺杂剂,形成源极区和漏极区;
在所述源极区上提供接触结构,所述接触结构与所述源极区之间的结区基本上在第二区域之内;和
提供电荷储存电容器,所述电容器通过所述接触结构与所述源极区电接触。
2.如权利要求1所述的形成存储器件的方法,其中将P-型杂质注入所述第一区域包括注入包含硼的杂质。
3.如权利要求1所述的形成存储器件的方法,其中形成隔离区包括形成浅沟槽隔离区。
4.如权利要求1所述的形成存储器件的方法,其中形成栅极叠层包括:
在所述栅极介电层上沉积多晶硅层;
沉积覆盖所述多晶硅层的金属层;
形成硅化物层;和
图案化所述硅化物层和所述多晶硅层。
5.如权利要求4所述的形成存储器件的方法,其中形成源极区和漏极区包括:使用所述图案化栅极叠层作为掩模,将N-型杂质注入所述衬底。
6.如权利要求1所述的形成存储器件的方法,其中提供电荷储存电容器包括:
提供第一导电层;
形成覆盖所述第一导电层的介电层;
形成覆盖所述介电层的第二导电层;和
图案化所述第二导电层。
7.如权利要求1所述的形成存储器件的方法,其中所述第一区域包括多个分离的区域。
8.如权利要求1所述的形成存储器件的方法,其中所述第二区域包括多个分离的区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710094551.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:冷却包及其组装和拆卸方法
- 下一篇:母管制锅炉负荷协调控制方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造