[发明专利]通孔及双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种通孔及双镶嵌结构的形成方法。

背景技术

集成电路制造工艺是一种平面制作工艺，其结合光刻、刻蚀、沉积、离子注入等多种工艺，在同一衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。其中，任何一步工艺出现偏差，都可能会导致电路的性能参数偏离设计值。

以通孔的形成方法为例：半导体制作过程中常需要制作大量的通孔，以在两层以上的导电层中形成互连线。该通孔的形成质量对于电路的性能影响很大，尤其对于65nm以下工艺，如果其工艺结果出现偏差，将会导致电路的电性能变差，严重时器件将不能正常工作。

传统的通孔形成工艺中，位于各导电层之间用于绝缘的介质层常采用氧化硅材料，其无论在沉积工艺还是在刻蚀工艺中都较为成熟，因而对利用其形成的通孔的质量控制力较强。

随着半导体集成电路的发展，以及对高速器件的需求，进入65nm工艺技术后，为进一步减小金属电阻及芯片的互连延迟，通常需要利用铜和低k值(low dielectric constant)的介质层实现层间电互连。然而，其中所用的低k值介质层的沉积工艺并不成熟，目前工艺中对其生长厚度的控制并不理想，这影响到了通孔的形成质量。

图1至5说明了一种传统的通孔的形成方法的器件剖面示意图，下面结合图1至图5简单介绍通孔的形成方法：图1为现有的通孔形成方法中形成刻蚀停止层后的器件剖面图，如图1所示，首先在衬底101上沉积一层刻蚀停止层102，在65nm以下工艺中，该刻蚀停止层102通常会用掺氮的碳化硅。

图2为现有的通孔形成方法中形成第一介质层后的器件剖面图，如图2所示，在停止层102上沉积第一介质层103，该层要求为低k值的介质材料层，通常可以是利用化学气相沉积方法形成的氧化硅材料，如黑钻石(BD，black Diamond)。

图3为现有的通孔形成方法中在理想情况下形成通孔后的器件剖面图，如图3所示，在该第一介质层103内形成了通孔104，理想情况下，本步对通孔104的刻蚀工艺应该停止于刻蚀速率较慢的刻蚀停止层102内。

然而，由于现有技术中低k值材料的沉积工艺并不成熟，对其沉积厚度的控制能力不强，片与片之间所沉积的厚度通常会发生较大的波动。另外，由于通孔尺寸的缩小，通孔的刻蚀工艺的工艺窗口进一步减小，对通孔刻蚀的精确控制能力也变得较差。此时，如果再不对介质层厚度的波动加以考虑，在本步刻蚀形成通孔的工艺中，将很可能出现过刻蚀或刻蚀不足的现象。

图4为现有的通孔形成方法中在过刻蚀情况下形成通孔后的器件剖面图，如图4所示，因低k值的第一介质层103-1沉积的厚度较薄，采用相同刻蚀条件进行刻蚀后形成的通孔104-1出现了过刻蚀的现象，不仅位于第一介质层103-1下的刻蚀停止层102被完全刻蚀去除，连衬底101也受到了损伤。

图5为现有的通孔形成方法中在刻蚀不足的情况下形成通孔后的器件剖面图，如图5所示，因低k值的第一介质层103-2沉积的厚度较厚，采用相同刻蚀条件进行刻蚀后形成的通孔104-2出现了刻蚀不足的现象，未将通孔内的第一介质层103-2完全去除。

目前，随着超大规模集成电路的器件特征尺寸不断地等比例缩小，集成度不断地提高，对各步工艺的控制及其工艺结果的精确度提出了更高的要求。上述利用现有技术形成的通孔(或包括该通孔在内的双镶嵌结构)质量较差，会影响到集成电路内的电连接质量，已不能满足生产的要求，必须加以解决。

于2004年11月10日公开的公开号为CN1545726的中国专利申请公开了一种低k技术中的铜通孔的形成方法，该方法通过改变位于通孔的粘附层的结构来增强通孔和铜层之间的粘附力，解决其在热处理后出现的开路问题。但该方法并不能解决上述因低k值介质层沉积厚度波动导致的通孔形成质量较差的问题。

发明内容

本发明提供一种通孔及双镶嵌结构的形成方法，以改善现有的形成方法中通孔或双镶嵌结构的形成质量较差的问题。

本发明提供的一种通孔的形成方法，包括步骤：

提供衬底；

在所述衬底上形成刻蚀停止层；

在所述刻蚀停止层上形成介质层；

检测所述介质层的厚度；

根据所述介质层的厚度确定随后的刻蚀工艺的工艺条件；

在所述介质层上形成通孔图形；

按照所述工艺条件对所述介质层进行刻蚀，以形成通孔。

可选地，所述介质层为低k值的介质层。

可选地，所述介质层为黑钻石材料层。