[发明专利]通孔形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种通孔形成方法。

背景技术

在半导体制程中，为了使半导体器件与外部电路有效地联系起来，通常在半导体器件和金属连线之间形成欧姆接触。在理想的欧姆接触中，欧姆接触的接触电阻(Rc)应当尽可能地低。此外，为了将尽可能多的电流从器件传输给电路中的各种电容充电，接触电阻占器件电阻的比例也必须尽可能地小。

实际生产中，半导体器件的接触电阻主要体现在金属前介质层(PMD)内的通孔填充后与器件基底间的连接处。传统技术中，为减小器件的接触电阻，通常在所述通孔与器件基底间形成接触层；即，形成通孔的步骤通常包括：在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散区；在所述接触层上形成介质层；图形化所述介质层，以暴露部分所述接触层，以形成通孔。

然而，实际生产发现，如图1所示，填充应用上述方法形成的通孔，以形成金属连线后，对具有N型掺杂半导体器件，其接触电阻11相比于P型掺杂半导体器件的接触电阻12，阻值明显增加。如何减小所述接触电阻的阻值成为本领域技术人员亟待解决的问题。

2005年5月11日公告的公告号为“CN 1201393C”的中国专利提供了一种通孔形成方法，可降低半导体器件的接触电阻。如图2所示，形成所述通孔的步骤包括：在半导体衬底1上形成导电层3；在导电层3的表层形成的硅化钴膜4；在硅半导体衬底1上形成层间绝缘膜5；有选择地刻蚀层间绝缘膜5，以形成通孔6；以及填充所述通孔6；在所述通孔6内形成钴膜；执行退火操作，以形成硅化钴膜7，使位于通孔6底部的硅化钴膜4和7的膜厚厚于位于其它区域的硅化钴膜4的膜厚；去除未反应的钴膜。即，上述方法通过使位于通孔底部的硅化钴膜的膜厚厚于位于其它区域的硅化钴膜的膜厚以减小接触电阻。

但是，为减小接触电阻，应用上述方法形成通孔时，需包含两次形成硅化钴膜的步骤，以使位于通孔底部的硅化钴膜的膜厚厚于位于其它区域的硅化钴膜的膜厚；操作繁杂。

发明内容

本发明提供了一种通孔形成方法，可减小接触电阻，且操作简单。

本发明提供的一种通孔形成方法，包括：

在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散区；

在所述接触层上形成介质层；

图形化所述介质层，以形成暴露部分接触层的接触孔；

去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满足产品要求的厚度；

填充所述接触孔，以形成通孔。

可选地，所述接触层包含CoSi、NiSi或TiSi。

可选地，在所述接触层上形成介质层的步骤包括：

在所述接触层上形成刻蚀停止层；

在所述刻蚀停止层上形成介质层。

可选地，图形化所述介质层，以暴露部分所述接触层的步骤包括：

图形化所述介质层，并暴露部分刻蚀停止层；

去除所述部分刻蚀停止层，以暴露部分所述接触层。

可选地，所述刻蚀停止层为氮化硅或氮氧化硅；可选地，执行去除部分所述接触层的操作时采用等离子体工艺；可选地，执行去除部分所述接触层的操作时包含反应气体，所述反应气体包括Ar；可选地，所述反应气体还包括O₂或O₃；可选地，Ar的流量范围为10～300sccm；可选地，O₂的流量范围为10～100sccm；可选地，O₃的流量范围为10～100sccm；可选地，执行去除部分所述接触层的操作时，反应功率范围为100～500W；可选地，执行去除部分所述接触层的操作时，反应压力范围为10～100mT。

本发明提供的一种通孔形成方法，包括：

在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散区，所述接触层具有高于产品要求的厚度；

在所述接触层上形成介质层；

图形化所述介质层，以形成暴露部分接触层的接触孔；

去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满足产品要求的厚度；

填充所述接触孔，以形成通孔。

可选地，所述接触层为CoSi、NiSi或TiSi。

可选地，在所述接触层上形成介质层的步骤包括：

在所述接触层上形成刻蚀停止层；

在所述刻蚀停止层上形成介质层。

可选地，图形化所述介质层，以暴露部分所述接触层的步骤包括：

图形化所述介质层，以暴露部分刻蚀停止层；

去除所述部分刻蚀停止层，以暴露部分所述接触层。