[发明专利]浅沟槽制备方法

说明书

技术领域

本发明涉及一种半导体器件制造工艺，尤其涉及一种浅沟槽制备方法。

背景技术

浅沟槽隔离技术(Shallow Trench Isolation)是一种在超大规模集成电路中广泛使用的器件隔离技术，如图1至图7所示，其工序主要为：

(1)在衬底上生长衬垫氧化层，接着淀积硬掩膜层；

(2)光刻胶涂布和曝光显影(如图1)；

(3)硬掩膜层刻蚀及去除光刻胶(如图2)；

(4)干法刻蚀，在衬底上形成沟槽(如图3)；

(5)腐蚀沟槽顶端边角的衬垫氧化层；

(6)在衬底的沟槽内热氧生长垫层氧化层(如图4)；

(7)进行HDP氧化层填充(如图5)；

(8)化学机械研磨和硬掩膜层去除(如图6和图7)。

这样，在硅片的非有源区就形成了氧化层(oxide)的隔离区。这种浅沟槽(STI)制程通常称为硬掩膜STI.

当前，在0.15微米及其以下的半导体生产工艺制程中，通常都采用了这种工艺。但是这种工艺有一个缺点，即通常都使得STI顶端边角的形貌变得非常尖锐，形成如图3和图7中所示的顶部尖角1，不利于器件栅极氧化层减薄效应和窄沟道效应的控制并导致器件的漏电流。

发明内容

本发明所要解决的技术问题是提供一种浅沟槽制备方法，它可以避免浅沟槽顶端边角过于尖锐，不利于器件栅极氧化层减薄效应和窄沟道效应的控制并导致器件的漏电流。

为了解决以上技术问题，本发明提供了一种浅沟槽制备方法，包括以下步骤：

(1)在衬底上生长衬垫氧化层，接着淀积硬掩膜层；

(2)光刻胶涂布和曝光显影；

(3)硬掩膜层刻蚀及去除光刻胶；

(4)各向异性湿法腐蚀；

(5)干法刻蚀，在衬底上形成沟槽；

(6)腐蚀沟槽顶端边角的衬垫氧化层；

(7)在衬底的沟槽内热氧生长垫层氧化层；

(8)进行HDP氧化层填充；

(9)化学机械研磨和硬掩膜层去除。

因为本发明在干法刻蚀步骤前增加了各向异性湿法腐蚀工艺，使得STI顶端边角的倾斜角变小，进而在之后的腐蚀沟槽顶端边角的衬垫氧化层(Liner oxidation)过程中，使STI顶部抛光，最终得到一种新的圆滑的STI顶端边角形貌，从而改善或者克服器件栅极氧化层减薄效应和窄沟道效应并降低器件的漏电流。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是现有工艺中光刻胶涂布和曝光显影的示意图；

图2是现有工艺中硬掩膜层刻蚀及去除光刻胶的示意图；

图3是现有工艺中干法刻蚀，在衬底上形成沟槽的示意图；

图4是现有工艺中在衬底的沟槽内热氧生长垫层氧化层的示意图；

图5是现有工艺中进行HDP氧化层填充的示意图；

图6是现有工艺中化学机械研磨的示意图；

图7是现有工艺中硬掩膜层去除的示意图；

图8是本发明中光刻胶涂布和曝光显影的示意图；

图9是本发明中硬掩膜层刻蚀、去除光刻胶及湿法刻蚀后的示意图；

图10是图9中虚线框的局部放大示意图；

图11是本发明中干法刻蚀，在衬底上形成沟槽的示意图；

图12是本发明中在衬底的沟槽内热氧生长垫层氧化层的示意图；

图13是本发明中进行HDP氧化层填充的示意图；

图14是本发明中化学机械研磨的示意图；

图15是本发明中硬掩膜层去除的示意图；

图16是本发明的工艺流程示意图。

具体实施方式

如图16所示是本发明的工艺流程图，本发明的浅沟槽制备方法首先在衬底(硅片)上生长衬垫氧化层(二氧化硅)，并淀积硬掩膜层(氮化硅)。接着是有源区的光刻胶涂布和曝光显影，将需要器件之外的区域(场区)打开(如图8所示)。然后是硬掩膜层刻蚀，用氮化硅等离子体腐蚀，将场区的氮化硅掩膜(hard mask)去除和光刻胶剥离。随后对硅片进行各向异性湿法腐蚀，如图9所示，由于各向异性腐蚀液不会与氮化硅反应，所以只有在没有氮化硅的区域内硅表面才会被腐蚀，由于各向异性腐蚀液在各个晶向上的腐蚀速率不同，所以会在沟槽边缘氮化硅掩膜下形成约45度的倾斜面(如图10所示)，而在现有浅沟槽制备过程中这一角度接近90度。各向异性湿法腐蚀之后是硅的等离子体腐蚀(干法刻蚀)，形成沟槽(如图11所示)。然后通过腐蚀沟槽顶端边角的衬垫氧化层，使沟槽顶部边角变得圆滑，接着在衬底的沟槽内热氧生长垫层氧化层，垫层氧化层的厚度为100埃到250埃，在本实施例中约200埃(如图12所示)，使浅沟槽表面的损伤得到修复。接下来是高密度等离子体(HDP)化学气相淀积形成场区的绝缘氧化层(如图13所示)，最后是化学机械抛光(CMP)使硅片表面平坦化(如图14所示)和硅片表面的硬掩膜层(氮化硅)去除(如图15所示)。