[发明专利]一种Flash存储器的功耗控制方法及系统

说明书

技术领域

本发明涉及Flash存储器领域，尤其是关于一种控制Flash存储器功耗的控制方法和系统。

背景技术

Flash存储器分为两大类：NOR Flash和NAND Flash。NAND是“NOT-NAND”的简写，即“与非”型Flash；NOR是“NOR-NAND”的简写，即“或非”型Flash。这些名称的由来与Flash内部的实现方式有关。

NOR Flash适合于在片上系统(system-on-chip，简称为SOC)或者板级系统中作为小容量程序存储器使用，Flash器件自身功耗在整个系统功耗中占有较大比重，降低Flash器件的功耗成为一项重要的设计目标。

另外，NOR Flash的接口都有固定的时序要求，Flash控制器的目的是在中央处理单元(如CPU或其它主控设备)的控制下实现数据的正常读写操作，即完成中央处理单元读写时序到Flash接口时序的转换，而中央处理单元的读写时钟可能很快，也可能很慢，所以控制器的实现方法与控制器的系统时钟有很大的关系，如何降低设计的复杂度、尽量的简化电路设计、提高设计的灵活性也成为一项重要的设计目标。

Flash操作包括擦除操作(erase)、写操作(write or programme)、读操作(read)等，对于擦除操作和写操作，命令时间所需较长(μs或者ms量级)；而对于读操作，命令时间所需较短(ns量级)。对于程序存储器来讲，擦除操作和写操作很少发生，而读操作则在正常工作时频繁的进行，Flash主要的功耗也是由读操作所产生。

目前的ASIC设计或者FPGA设计的Flash控制器都是采用同步系统，即Flash控制器输出的Flash接口时序与控制器的系统时钟保持同步。同步设计的方法对于擦除操作和写操作来说没有什么问题，这是因为这两个操作的命令有效时间很长(μs或者ms量级)，即使对于一个时钟低至32.768KHz的系统来讲，擦除操作和写操作的命令周期也会是系统时钟的整数倍；对于读操作来说，如果控制器系统时钟较快(接近或者快于读命令所需的最短时间)，那么同步设计并没有浪费读操作的有效时间，而如果控制器系统时钟较慢(低于读命令所需的最短时间)，那么同步设计就会耗费较长的读操作时间。

对于采用同步时钟设计的系统，当系统时钟较快时，整个系统的功耗较大，对于单次读操作来说，由于Flash命令的有效时间可以控制的比较接近于读命令所需的最短时间，因而此时Flash存储器本身的功耗可以控制的比较小；为了降低系统功耗，一般会选择尽可能低的系统时钟，一旦系统时钟慢于Flash读命令所需的最短时间，那么Flash命令的有效时间就会长于读命令所需的最短时间，对于单次读操作来说，此时Flash存储器本身的功耗反而加大了。因而同步时钟系统不利于Flash的低功耗设计，系统时钟越低，Flash器件本身的功耗反而越大。

发明内容

本发明所要解决的技术问题是，克服现有技术的不足，提供一种能够使Flash存储器在所有的工作频率下均能保持较低功耗的Flash存储器的功耗控制方法及控制系统。

本发明解决其技术问题所采用的技术方案是：一种Flash存储器的功耗控制方法，包括如下步骤：1)通过Flash控制器发送与其时钟同步的读指令信号；2)将该读指令信号转换为芯片启动信号，使该芯片启动信号的脉宽小于Flash控制器的时钟周期，且该芯片启动信号的脉宽不小于Flash存储器的最快访问时间；3)该芯片启动信号开启Flash控制器，进行Flash存储器数据的读取。

所述的步骤2)包括：2a)将读指令信号延时；2b)将延时后的信号反向得到反向信号；2c)将该反向信号和读指令信号与运算得到芯片启动信号。

所述的芯片启动信号的脉宽等于Flash存储器的最快访问时间。

所述的Flash存储器的读数据信号的脉宽为Flash控制器的时钟周期的整数倍。

所述的读数据信号的脉宽通过锁存器拓展为Flash控制器时钟周期的整数倍。