[发明专利]用于制造嵌入印刷电路板的电容器的方法

说明书

相关申请的交叉引用

本申请要求于2006年4月5日向韩国知识产权局提交的韩国专利申请第10-2006-0031099号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种用于制造嵌入印刷电路板(PCB)的电容器的方法，更具体地说，涉及一种用于制造嵌入PCB的电容器的方法，该方法可以除去作为下电极的覆铜箔层压(copper clad lamination，CCL)基板的表面缺陷，从而提高电容器的产率。

背景技术

离散片式电阻器(或称“分立片式电阻器”，discrete chip resistor)或离散片式电容器(或称“分立片式电容器”，discrete chip capacitor)已安装在PCB的表面上。最近，已经开发了具有嵌入无源元件例如电阻器或电容器的PCB。

在这样的PCB技术中，诸如电阻器或电容器的无源元件通过使用新材料和方法而被嵌入PCB的外层或内层，并且嵌入的无源元件作为现有的片式电阻器或片式电容器。

例如，当电容器埋入至PCB的内层或外层并整合为PCB的一部分时，无论PCB尺寸如何，该电容器称作嵌入电容器(嵌入式电容器，embedded capacitor)而该PCB称作嵌入电容器PCB。

嵌入电容器PCB的最重要特性在于该电容器无需安装在PCB的表面上，因为该电容器形成为PCB的一部分。

下面将描述嵌入电容器PCB的三种制造方法。

第一种方法是通过沉积、热硬化和干燥聚合物电容膏(polymercapacitor paste)来制造聚合物厚膜型电容器。

根据第一种方法，将聚合物电容相(capacitor phase)沉积在PCB的内层上并干燥。然后，印刷铜膏并干燥以形成电极。这样就制造出嵌入电容器。

第二种方法是通过在PCB上涂敷填充陶瓷的光致介电树脂来制造嵌入式离散型电容器。

根据第二种方法，在将含陶瓷粉末的光致介电树脂涂敷到基板上后，将铜箔层压在光致介电树脂上以形成上电极和下电极。然后，电路图案形成，光致介电树脂被蚀刻以形成嵌入式离散型电容器。

第三种方法是通过将具有电容特性的分离的介电层插入到PCB的内层中而制造电容器，使得介电层可以代替已被安装在PCB表面上的去耦电容器。

根据第三种方法，通过将带有电源电极和接地电极的介电层插入到PCB的内层中而制造功率分配去耦电容。

同时，与外部电容器相比，嵌入PCB的电容器难以保证具有充分的电容，因为该电容器的尺寸按照PCB的体积而受到限制。

因此，需要存在一种通过实施每单位面积的高电容密度而在PCB中嵌入高密度电容器的技术。高密度电容器的实例是不嵌入PCB而是安装在PCB上的外部多层陶瓷电容器(MLCC)。为此，薄膜技术已经应用于嵌入电容器的制造方法，从而增加介电层的电容率但降低其厚度。

然而，当薄膜技术用于形成薄约几百纳米的介电层以使该电容器的尺寸最小化时，根据置于介电层下面的下电极的表面状态会出现介电层的形态缺陷(formation defect)。这导致下电极和上电极之间的漏电流增大和电学短路。

在下文中，将参照图1和图2详细地描述传统的嵌入PCB中的电容器的问题。

图1是传统的嵌入PCB的电容器的剖视图。参照图1，传统的电容器100包括CCL基板110、介电层120、以及上电极130。CCL基板110包括加强构件111(例如，FR-4)和形成在加强构件111两个表面上的铜箔112。CCL基板110充当嵌入电容器的下电极。

铜箔112的表面，即在其上形成有介电层120的CCL基板110的表面，具有诸如凸起缺陷和凹入缺陷的表面缺陷，取决于加强构件111的表面状态。

这些表面缺陷增加了嵌入电容器的漏电流，降低了嵌入电容器PCB的特性和可靠性。

此外，当介电层120在具有表面缺陷的CCL基板110上形成，尤其当该介电层形成为薄约几百纳米以使电容器的尺寸最小化时，缺陷发生在介电层120中，如由参考符号“F”所示。将参照图2详细地描述该缺陷。

图2是示出传统的嵌入PCB中的电容器的问题的照片。特别地，图2示出了CCL基板的凸起缺陷，其中CCL基板110的凸起部分穿过介电层120和上电极130，并因此被暴露。此外，放大的凸起部分示于图2中。

当介电层120和上电极130依次被形成在具有凸起缺陷的CCL基板110上时，介电层120无法形成于凸起缺陷处。因此，充当下电极的CCL基板110短路至上电极130。