[发明专利]半导体封装中的覆盖装置有效
| 申请号: | 200710091979.8 | 申请日: | 2007-03-30 |
| 公开(公告)号: | CN101079467A | 公开(公告)日: | 2007-11-28 |
| 发明(设计)人: | 格雷戈里·克莱斯勒;托尼·奥费姆 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | H01L35/34 | 分类号: | H01L35/34;H01L35/02;H01L21/52;H01L23/04;H04B1/40;H04L25/03 |
| 代理公司: | 永新专利商标代理有限公司 | 代理人: | 王英 |
| 地址: | 美国加*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 封装 中的 覆盖 装置 | ||
技术领域
本发明的实施例涉及半导体领域,更具体地,涉及半导体封装。
背景技术
在半导体封装中,可以将执行特定功能的器件包括在封装中。这 些器件的实例可以包括薄膜(TF)热电冷却器(TECs)或传感器。TFTEC 是固态冷却装置,其提供比传统的体热电冷却器更高的冷却密度、更 小的波形因数,以及更高的可靠性。通过将TFTEC的冷却密度匹配于 发热源的大小和功率密度,可以提高冷却损失和总功率效率。因为其 较好的性能,TFTEC被用在半导体管芯上以提高半导体封装中的热学 管理性能。
在管芯上装配TFTEC的现有技术有许多缺点。典型的工艺首先在 管芯上沉积绝缘层。然后在绝缘层上布置互连图案。接着将TFTEC的 元件分别焊接在互连图案上。然后用底填料或密封剂填充TFTEC元件 的周围和其之间的区域,以阻止热界面材料(TIM)在元件之间渗透。 该工艺复杂,需要一些步骤。另外,使用底填料或者密封剂可能降低 TFTEC的冷却性能。
附图说明
参考以下用于说明本发明的实施例的描述和附图,可以更好地理 解本发明的实施例。在附图中:
图1A示出其中可以实施本发明的一个实施例的制造系统的示意 图;
图1B示出根据本发明的一个实施例的系统的示意图;
图2A示出根据本发明的一个实施例的具有附着于管芯的覆盖物 组件的封装器件的示意图;
图2B示出根据本发明的一个实施例的具有附着于集成散热器的 覆盖物组件的封装器件的示意图;
图3示出根据本发明的一个实施例的覆盖物组件(cover assemb1y)以及其在管芯或者IHS上的附着的剖面的示意图;
图4示出根据本发明的一个实施例的覆盖物组件中的覆盖物的 示意图;
图5A示出根据本发明的一个实施例的当覆盖物中的TFTEC附着 到管芯的背侧时的布置的示意图;
图5B示出根据本发明的一个实施例的当覆盖物中的TFTEC附着 到IHS的下侧时的布置的示意图;
图6示出根据本发明的一个实施例制造覆盖物组件的工艺的流 程图;
图7示出根据本发明的一个实施例附着覆盖物组件的工艺的流 程图。
具体实施方式
本发明的实施例是制造覆盖物组件的技术。覆盖物具有底板和附 着在底板的周界上的侧壁。侧壁有一定高度。将多个器件附着于底板 的下侧。器件具有相应于该高度的长度,使得在覆盖物附着在表面上 时将器件密封在覆盖物中。
在下面的描述中,阐述了大量的具体细节。然而,应当理解的是, 无需这些具体细节就可以实施本发明的实施例。另一方面,公知的电 路、结构和技术未示出,以免对该说明的理解造成含混不清。
本发明的一个实施例可以描述为工艺,其通常被图示为流程图、 作业图、结构图,或者方框图。虽然流程图可以将操作描述为连续的 工艺,但是可以将许多的操作并行或同时实施。另外,可以重新排列 操作的顺序。当工艺的操作完成的时候将其停止。工艺可以相应于方 法、程序、过程、制造或加工的方法等。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710091979.8/2.html,转载请声明来源钻瓜专利网。





