[发明专利]图像处理引擎及包含图像处理引擎的图像处理系统

说明书

本申请主张2006年6月20日提交的日本申请JP2006-170382的优先权，兹将其内容通过引用包含在本申请中。

技术领域

技术领域涉及图像处理引擎及包含图像处理引擎的图像处理系统，特别涉及用总线连接CPU和直接存储器存取控制器的图像处理引擎及包含图像处理引擎的图像处理系统。

背景技术

随着半导体工艺的微细化，在1个LSI上实现大规模系统的SOC(系统芯片)化或在1个封装内搭载多个LSI的SIP(系统级封装)等技术成为主流。通过该逻辑的大规模化，如在嵌入式用途中看到的那样，能够在1个LSI内安装CPU核心和图像编解码加速器或大规模DMAC模块等完全不同的功能。

此外，半导体工艺的微细化使LSI稳态下的漏电流增加，漏电流造成的功耗的增加成为问题。近年来，通过停止向未使用模块供给时钟、或切断供给电源等，来实现功耗减少。这些降低功率是睡眠等待机状态时的降低功率。

另一方面，在用便携终端等来视听图像的情况下，LSI内的大致全部模块以稳态工作，所以不能采用上述待机状态时的降低功率手法。稳态时的功耗与工作频率、逻辑量、晶体管的激活率、及供给电压的平方成正比。因此，降低功率可以通过减小这些要素来实现。

为了降低工作频率，可以通过用并行化等增加1个周期中处理的处理量来实现。它倾向于增加所需的逻辑量，增加功耗，但是能够低速工作，能够减少时序关键路径，所以能够降低供给电压，随之能够减少功耗。因此，近年来，与提高工作频率相比，SIMD型ALU、或多处理器等通过提高并行度来降低功率成为主流。

(日本)特开2000-57111号公报示出了SIMD型ALU。它通过使运算器并行工作来增加1个周期中运算的处理量，结果，实现了工作频率减少。在图像处理等对每个像素实施同一运算的情况下，该SIMD型ALU很有效。

(日本)特开2000-298652号公报示出了多处理器。它通过共享多处理器使用的指令存储器，减少指令存储器的总逻辑量，实现了功率降低。

(日本)特开2001-100977号公报示出了VLIW型CPU。VLIW通过并行布置运算器，使其并行工作，来减少所需处理周期，实现了功率降低。

【专利文献1】(日本)特开2000-57111号公报

【专利文献2】(日本)特开2000-298652号公报

【专利文献3】(日本)特开2001-100977号公报

在专利文献1中，公开了SIMD型ALU。一般的图像处理是对整个二维的块实施同一运算的算法。在用SIMD型ALU来实现它的情况下，每个周期供给只有通用寄存器的读寄存器号和写寄存器号不同的同一指令。这意味着每个周期取指令，必须每个周期存取保存着指令的存储器。存储器消耗的功率在整个LSI的功耗中所占的比例比较高。因此，每个周期读出指令存储器使功耗增加。

此外，SIMD型ALU是对有限的输入数据进行运算的结构。例如，在进行纵向的卷积运算等的情况下，用多个指令串来进行各元素的运算，最后将各运算结果相加。在考虑进位的情况下，进行作为预处理的位扩展、或作为后处理的舍入处理等，对于实际的卷积运算，造成处理周期增大。因此，需要高的工作频率，功耗提高。

在专利文献2中，公开了通过减少多处理器的面积来降低功率。根据该文献，只有进程工作着的处理器才存取共享指令存储器。因此，在多个处理器中进程同时工作着的情况下，发生指令存储器存取竞争，处理器的工作效率显著降低，发生性能降低。这样，处理器的指令供给依赖于指令存储器存取，消耗的功率的比率也很大。

在专利文献3中，公开了VLIW型CPU。根据该方式，随着使并行工作的运算器数增加，1个周期中读出的指令数也增加，功耗很大。此外，寄存器的端口数与运算器数成正比来增加，面积成本很大，这也使功耗增大。

发明内容

因此，在本申请中，提供用处理器来进行图像处理的情况下的降低功耗技术。

例如在指令的操作数中设有指定二维的源寄存器和目的寄存器的部分，具有在多个周期中使用多个源寄存器来执行运算、得到多个目的的单元。此外，在利用多个源寄存器花费多个周期来得到目的的指令中，将数据舍入运算器连接在流水线的最后一级上。

此外，将多个CPU串联连接，共享地使用共享型的指令存储器。此时，在各CPU的指令操作数中，具有用于控制相邻的CPU间的同步的字段，设有进行同步化控制的部件。