[发明专利]图像处理引擎及包含图像处理引擎的图像处理系统

权利要求书

1.一种图像处理引擎，具备指令存储器、数据存储器以及CPU，其中，

上述CPU进而具有指令译码器、通用寄存器以及运算器；

上述CPU的指令操作数具有指定数据宽度及表示高度方向的数据计数值的字段、表示保存有运算处理中使用的数据的通用寄存器的起点的源寄存器指针、以及表示保存运算结果的通用寄存器的起点的目的寄存器指针；

具有如下的单元，该单元根据上述数据宽度、上述数据计数值、上述源寄存器指针以及上述目的寄存器指针，在每个周期依次生成所存取的上述源寄存器的地址及上述目的寄存器的地址；

通过将从上述源寄存器中读出的数据投入到上述运算器中并执行运算，将得到的运算结果依次保存到上述目的寄存器中，由此用一个指令花费多个周期来进行多个运算。

2.如权利要求1所述的图像处理引擎，其中，

在上述CPU中，

向上述数据存储器发出读指令及写指令的指令的操作数具有指定数据宽度、数据计数值以及数据间隔的字段；

通过在存取上述数据存储器时，根据上述数据宽度、上述数据计数值以及上述数据间隔，生成可表现二维矩形的数据存储器地址，用上述数据存储器地址，用1个指令花费多个周期，经过多次存取上述数据存储器，能够用一个指令存取二维的数据。

3.如权利要求1所述的图像处理引擎，其中，

在上述CPU中，具有上述CPU发出的卷积运算指令和内积运算指令；

在输入用上述源寄存器指针指定而读出的源数据的数据输入级中，具有在供给的每个时钟移位输出上述源数据的单元、和生成专用于卷积运算及内积运算的源寄存器地址和目的寄存器地址的单元；

上述运算器将乘法器、∑加法器以及数据舍入运算器串联连接，能够用一个指令来执行一维或二维的上述卷积运算及上述内积运算。

4.如权利要求1所述的图像处理引擎，其中，

在上述CPU中，具有多组指令寄存器，该指令寄存器保存从上述指令存储器中读出的指令；

具有在上述指令寄存器都不是有效的情况下自动读出下一个指令的单元；

在上述读出指令时，读出的指令为分支指令的情况下，不将上述分支指令保存到上述指令寄存器中，而立即读出分支目的地的指令，将上述分支目的地的指令保存到上述指令寄存器中，在上述分支指令的一个操作数中具有指定分支条件寄存器的字段，该分支条件寄存器指定是否分支；

具有在上述分支指令时根据选择出的分支条件寄存器的值来判定是否分支的单元，在不分支的情况下，读出下一个指令，不将上述分支指令保存到指令寄存器中；

通过不在每个周期都从上述指令存储器中读出指令，来隐蔽上述分支指令造成的重新读出指令所需的周期。

5.如权利要求1所述的图像处理引擎，其中，

在上述图像处理引擎内，具有多个如权利要求1至3中任一项所述的CPU，具有将上述多个CPU各个的运算结果保存到邻接的CPU的寄存器中的单元，上述多个CPU连接在相互邻接的CPU上，最末端的CPU连接在第一级CPU上而形成环状的连接。

6.如权利要求5所述的图像处理引擎，其中，

在上述CPU发出的指令的操作数中，具有第1标志，用于确认是否能够将数据保存到上述CPU的下一级一侧的CPU具有的寄存器中；

在上述下一级一侧的CPU发出的指令的操作数中，具有第2标志，表示是否能够受托写入来自前一级的CPU的数据；

在邻接的2个CPU间，具有用上述第1及第2标志来进行同步化的电路，在不能写入的情况下，前一级CPU具有进行停止的单元；此外，在上述CPU发出的指令的操作数中，具有第3标志，用于判断是否结束从前一级的CPU向寄存器中写入数据、能够使用数据；在前一级的CPU发出的指令的操作数中，具有第4标志，用于向下一级的CPU传达已结束数据的写入；具有在2个CPU间根据上述第3及第4标志的信息来进行同步化的电路；具有用于在数据的准备未结束的情况下输出使后级的CPU待机的停止信号的单元；

在指令的操作数中具有用于在邻接的2个CPU间进行同步化的标志；具有与这些标志一起来控制同步化的电路。

7.如权利要求5所述的图像处理引擎，其中，

上述多个CPU共享指令存储器，在每个周期中分时回送指令。