[发明专利]制造具有FINFET的半导体器件的方法

说明书

相关申请

本申请要求享有于2006年9月29日所提出的韩国专利申请No.10-2006-0096463的优先权，在此将该专利全文并入参考。

背景技术

本发明一般涉及制造半导体器件的方法，更具体而言涉及一种用以制造具有FinFET的半导体器件的方法。

技术领域

因为半导体器件高度集成，所以二维晶体管结构在许多方面受到限制。具体地，二维晶体管结构无法满足高速半导体器件的电流驱动能力的需求。要解决这些局限，已经提出一种鳍式场效晶体管(FinFET)。因为FinFET包括三面通道，所以FinFET具有非常高的电流驱动能力和改良的反偏压相关性。

图1A～1C描述一种用以制造传统FinFET的方法。图1A～1C中每一个的上部图示描述FinFET的平面图布局，图1A～1C中每一个的下部图示描述沿着线I-I′的剖面图。

参照图1A，在半导体衬底11上实施浅沟槽隔离(STI)工艺以形成限定有源区13的场氧化物层12。参照图1B，然后在半导体衬底11上形成具有多条直线和间隔图案的鳍式掩模14。接着利用鳍式掩模14作为蚀刻阻挡层使场氧化物层12凹陷(15A)至预定厚度以形成鳍式有源区图案15B。

参考图1C，然后移除鳍式掩模14及在鳍式有源区图案15B上形成栅极绝缘层16，接着，在栅极绝缘层16上形成栅极电极17。然后，在图1C中以符号“P”所表示的区域中形成通过栅极(passing gate)。该通过栅极为在没有形成通道的区域中所形成的栅极。该通过栅极可影响DRAM的存储节点SN，以及可降低如数据保留时间的器件特性。因此，优选在FinFET的制造期间不蚀刻在区域P中所形成的场氧化物层12。

图2A描述沿着图1C的线II-II′的剖面图。如图所示，使用鳍式有源区图案15B的3个侧面用作通道。然而，因为用作通道的鳍式有源区图案15B的3个侧面容易开放，所以难于将临界电压增加至预定水平以上。

因此，为了增加临界电压，可以在BF₂、60KeV、2.0×10¹³原子/cm³以及30°倾斜的条件下使用离子注入工艺以在鳍式有源区图案15B的侧壁上实施侧面掺杂18，以及可以在BF₂、20KeV、0～2.0×10¹³原子/cm³以及7°倾斜的条件下在鳍式有源区图案15B的顶部实施顶部掺杂19，从而形成磷-掺杂多晶硅栅极电极。同时，在单元区域中使用浓掺杂N-型(N⁺)多晶硅栅极电极。例如：可使用原位磷-掺杂多晶硅栅极电极用作N⁺多晶硅栅极电极。

图2B描述了在1000个单元阵列的单元晶体管的临界电压的测量结果。具体地，图2B描述了相对于在顶部掺杂期间的顶部剂量的单元临界电压(1K单元Vtsat)。即使在顶部掺杂期间分多次给予剂量，仍然很难使临界电压增加至约0.5V以上。因此，传统FinFET不能被用作需要约0.8V或更大的高临界电压的DRAM的单元晶体管。如果不能增加临界电压至预定水平以上，则可能在DRAM中大大地降低关闭漏电流特性(off leakage characteristics)。

发明内容

因此，本发明的实施方案提供一种用以制造FinFET的方法，该方法可防止在区域中所形成的场氧化物层的损失而影响存储节点。

本发明的其它实施方案提供一种用以制造具有电流驱动能力的FinFET的方法，即使容易开放鳍式有源区图案的3个侧面，该方法也不会降低关闭漏电流特性。

依据本发明的实施方案，提供一种用以制造半导体器件的方法，该方法包括：在衬底中形成器件隔离结构以限定有源区；形成硬掩模图案以开放限定有源区图案的区域并覆盖器件隔离结构；通过利用硬掩模图案作为蚀刻阻挡层选择性使在开放区域中所形成的器件隔离结构凹陷以形成有源区图案；移除该硬掩模图案；在衬底上形成栅极绝缘层以至少覆盖有源区图案；以及在栅极绝缘层上形成栅极电极以至少覆盖有源区图案。

附图说明

图1A～1C图示说明一种用以制造传统FinFET的方法。

图2A图示说明沿着图1C的线II-II′的剖面图。

图2B图示说明在1000个单元阵列中单元晶体管的临界电压的测量结果。

图3A～3I图示说明一种依据本发明的实施方案制造FinFET的方法。

图4A图示说明沿着图3F的线II-II′的剖面图。