[发明专利]制造具有FINFET的半导体器件的方法

权利要求书

1.一种制造半导体器件的方法，所述方法包括：

在衬底中形成器件隔离结构以限定有源区；

形成硬掩模图案以开放限定有源区图案的区域和覆盖所述器件隔离结构；

利用所述硬掩模图案作为蚀刻阻挡层、通过选择性使在所述开放区域中形成的所述器件隔离结构凹陷从而形成所述有源区图案；

移除所述硬掩模图案；

在所述衬底上形成栅极绝缘层以至少覆盖所述有源区图案；和

在所述栅极绝缘层上形成栅极电极以至少覆盖所述有源区图案。

2.根据权利要求1所述的方法，其中所述有源区图案包含鳍式有源区图案。

3.根据权利要求1所述的方法，其中形成部分所述硬掩模图案以覆盖相邻有源区的相互面对的末端和在所述相邻有源区之间形成的所述器件隔离结构。

4.根据权利要求3所述的方法，其中所述硬掩模图案形成为具有三重结构硬掩模图案。

5.根据权利要求4所述的方法，其中形成所述三重结构硬掩模图案包括：

形成碳基硬掩模及氧化物基硬掩模；

在所述氧化物基硬掩模图案上形成硅基硬掩模图案，所述硅基硬掩模图案具有形成为具有直线的图案，在所述直线间具有间隔图案；

在所述硅基硬掩模图案上形成岛状掩模图案以覆盖相邻有源区的相互面对的末端和在所述相邻有源区之间配置的所述器件隔离结构；和

利用所述掩模图案以及所述硅基硬掩模作为蚀刻阻挡层以蚀刻所述氧化物基硬掩模和所述碳基硬掩模。

6.根据权利要求5所述的方法，其中形成所述硅基硬掩模图案包括：

在所述氧化物基硬掩模上形成硅基硬掩模；

在所述硅基硬掩模的上形成凹陷掩模，所述凹陷掩模具有形成为具有直线的图案，在所述直线间具有间隔图案；

利用所述凹陷掩模作为蚀刻阻挡层蚀刻所述硅基硬掩模以形成所述硅基硬掩模图案；和

移除所述硅基硬掩模。

7.根据权利要求5所述的方法，其中所述碳基硬掩模包括非晶碳层。

8.根据权利要求7所述的方法，其中所述碳基硬掩模形成的厚度为约1000～约2000。

9.根据权利要求5所述的方法，还包括：

在所述碳基硬掩模和所述衬底之间形成厚度为约100或更小的氧化物层。

10.根据权利要求5所述的方法，其中利用氧氮化硅层或氧化硅层以形成氧化物基硬掩模。

11.根据权利要求10所述的方法，其中所述氧化物基硬掩模形成的厚度为约200～约600。

12.根据权利要求5所述的方法，其中所述硅基硬掩模包括非晶硅或多晶硅。

13.根据权利要求12所述的方法，其中所述硅基硬掩模形成的厚度为约200～约400。

14.根据权利要求1所述的方法，其中所述栅极绝缘层包括氮化绝缘层。

15.根据权利要求14所述的方法，其中所述氮化绝缘层包括SiON或HfSiON。

16.根据权利要求1所述的方法，其中所述栅极电极包括掺杂有P-型杂质的多晶硅。

17.根据权利要求16所述的方法，其中所述P-型杂质为硼。

18.根据权利要求17所述的方法，其中所述硼的浓度为约10¹⁹原子/cm³～约10²¹原子/cm³。

19.根据权利要求16所述的方法，其中所述多晶硅形成的厚度为约500～1500。

20.根据权利要求1所述的方法，其中所述衬底限定形成有鳍式有源区图案的单元区域和形成有平面有源区的周边区域，以及所述栅极电极的形成包括：

形成掺杂有P-型杂质的P-型多晶硅；和

将N-型杂质掺杂到在周边区域中所形成的部分P-型多晶硅中。