[发明专利]一种差分信号接口电路

说明书

技术领域

本发明涉及一种应用于通讯电路中芯片与芯片的高速数据传输的差分信号接口电路，通过配置不同的工作模式可以兼容LVDS和LVPECL等不同类型的输入信号并将其转换成CMOS逻辑信号。

背景技术

随着通讯技术的发展，芯片间的数据传输速度越来越快，现在差分信号的使用也越来越广泛。差分信号的优点一个是其幅度较小，可以使数据传输速度最大化。另外就是差分信号具有抗干扰、抗噪声性能。在通讯领域，使用最多的差分信号就是LVDS和LVPECL信号。其中，LVDS是指低压差分信号，low-voltage differential signal；LVPECL是指低压正射极耦合逻辑信号，low-voltage positive emitter-coupled logic。这两种信号的电平设置都由相关的国际标准进行定义，一般是针对电源电压为2.5V或者3.3V来制定的。

另一方面，随着现在集成电路工艺的发展，为了增加芯片的集成度和降低成本，目前CMOS工艺的主流线宽为0.13um，而且内部器件工作的电源电压也持续减小到了1.2V，这样就可以在降低沟道上面的最大场强，增加器件可靠性的同时还可以降低芯片的功耗。由于大部分芯片内部为CMOS数字电路，单极性的CMOS逻辑电路，不能直接处理差分信号，只能处理CMOS逻辑信号，因此在芯片的端口需要将芯片外部输入的3.3V/2.5V差分信号转化出1.2V的CMOS逻辑信号。

在目前关于接口电路的国内专利中，没有发现有类似的LVDS或者LVPECL接口电路专利。而在国外专利中，类似的接口电路均没有电平转换的功能，且对输入不同电平类型信号的处理采用不同的模块，根据需要选择使用的模块或者只能处理单一类型的信号。比如美国专利US6462852中的技术能够同时处理LVDS和CML类型的输入信号，并且配备了AC耦合和DC耦合两种可选的连接方式，其结构示意图如图1所示。该专利采用了CMLREC接收模块和STIREC来分别处理输入的CML信号和LVDS信号，在输出端采用一个MUX进行选择输出信号。从该美国专利中描述CMLREC/STIREC模块内部电路的结构知，这些模块使用了MOS器件和双极型晶体管，因此实现该专利必须采用复杂的BiCMOS工艺。综合而言，美国专利US6462852具有以下不足：

1.采用两个模块分别处理输入的不同类型信号，使电路复杂化；

2.没有内置从高电源电压信号转化到低电源电压信号的电平转换电路，使专利的使用范围变小，已经不适用目前工艺向亚微米工艺发展的需要；

3.采用BiCMOS工艺实现，使成本增加，而且不能使用在现代化的CMOS工艺中。

另外，美国专利US2004/0174191A1描述一个结构简单的LVDS接收器电路，如图2所示。从专利描述中知，该专利只能接收LVDS信号，而且没有电平转换的功能。

发明内容

本发明的目的是针对现有技术的不足，提供一种高速的能够进行电平转换的接口电路，通过芯片内部配置可以分别适用于LVDS或者LVPECL电平的输入信号，同时可以配置其使用时的连接方式。

为了实现上述发明目的，本发明提出了一种差分信号接口电路，主要包括可配置运放101、电平转换电路102、双转单电路103。

接口电路的具体连接如下：外部输入差分信号INP和INN输入到可配置运放101中，同时外部控制信号EN1、EN2和参考电压VNREF输入到可配置运放101中；可配置运放101输出一组差分信号111和112输入到电平转换电路102中；外部输入高电压的电源VDDH同时输入可配置运放101和电平转换电路102中；电平转换电路102输出一组差分信号113和114进入到双转单电路103中；双转单电路103输出单端信号115；外部输入低电压的电源VDDL输入到双转单电路103中；外部输入高电压的电源VDDH同时连接可配置运放101和电平转换电路102；外部参考地电压VSS输入到可配置运放101、电平转换电路102双转单电路103中作为参考地。

进一步地，双转单电路103的输出单端信号115输出到缓冲电路104中，输出缓冲电路104输出信号OUT。这个输出缓冲电路104是为不同的负载提供足够的驱动能力。

外部输入低电压的电源VDDL同时输入到双转单电路103和输出缓冲电路104中；外部电压VSS输入输出缓冲电路104中作为参考地。

外部输入的差分信号INP和INN可以是LVDS电平，也可以是LVPECL电平。