[发明专利]具有延迟调整电路的反相闸延迟线路

说明书

技术领域

本发明涉及一种具有延迟调整电路的反相闸延迟线路，特别涉及到一种用于决定在反相闸延迟线路所接收信号中时间延迟的装置与方法。

背景技术

延迟组件是由像是反相器之类的不同逻辑功能所构成，用于将预设的延迟置入信号通路中。如果需要将复数个此类延迟单元用于平行数据传输，则此类单元将会受到个别单元间，例如温度、电源电压、制造过程、以及芯片上匹配不良的影响。像是反相闸延迟线路之类的延迟组件广泛地使用在各种数据传输系统中。上述延迟组件主要应用为：以已知的时间间隔插入信号通路中，以增加延迟或修正信号形状、例如其工作循环与周期。所有延迟组件均利用经由晶体管的内蕴本质传输延迟。晶体管尺寸(宽度、长度)与操作条件(电容负载、温度、电压供应等)的调整，将会造成对信号延迟某种程度的控制。制造过程会造成在延迟组件中芯片-至-芯片的差异。

目前，在传统技术中，反相闸延迟线路通常使用在信号通路中置入预设的延迟。然而，此类反相闸延迟线路亦会受到个别闸之间：温度、电源电压、制造过程、以及芯片上匹配不良的影响。换句话说，反相闸延迟线路的时间延迟会随着个别闸之间：温度、电源电压、制造过程、以及芯片上匹配不良的影响而变化。

另外，延迟变化的额外且重大原因在于跨此芯片的热梯度，此芯片具有例如频率驱动器与总线驱动器的某些功能组件不均匀分布的功率消耗。当此功率消耗藉由改变驱动来源而随时间变化时，此热梯度会改变在数据信道间所想要的信号延迟。

因此，如何提供一种具有用于数据信道的改良式延迟机构，其可以决定在反相闸延迟线路所接收信号中的时间延迟，同时其对于个别反相闸之间的温度、电源电压、以及制造过程的影响并不敏感，成为亟待解决的问题。

发明内容

本发明所要解决的技术问题是提供一种具有延迟调整电路的反相闸延迟线路，其可以决定在此反相闸延迟线路所接收信号中的时间延迟，而其对于个别反相闸之间的温度、电源电压、以及制造过程的影响并不敏感。

为了实现上述技术问题，一方面，本发明提供一种数字电路，其包括：一个反相闸延迟线路和一个延迟调整电路，其特征在于：所述反相闸延迟线路包括用于接收一个序列数据的复数个串联连接的反相闸；所述延迟调整电路包括一个延迟选择器、一个编码器、一个正反器数组以及一个复制反相闸延迟线路；所述复制反相闸延迟线路包括复数个串联连接的反相闸，该复数个反相闸用于接收第一信号；所述正反器数组由复数个正反器组成，任一个正反器电性连接至该复制反相闸延迟线路的相对应反相闸，该复数个正反器用于储存二进制信息，其第一个正反器接收相对于所述第一信号具有时间延迟的第二信号；所述编码器电性连接至该复数个正反器，其根据储存在复数个正反器中的二进制信息，用以决定该反相闸延迟线路所需反相闸的数目；所述延迟选择器分别电性连接所述编码器以及反相闸延迟线路的复数个反相闸，其由所述反相闸延迟线路的反相闸而导致该序列数据的延迟，该反相闸延迟线路的反相闸的数目是由编码器的输出来决定。

所述复数个正反器是D-型正反器。

所述复制反相闸延迟线路的复数个反相闸是与反相闸延迟线路的复数个反相闸相同。

所述反相闸延迟线路所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。

所述第一信号是升缘信号与降缘信号之一。

所述第二信号是升缘信号与降缘信号之一。

另一方面，本发明提供了一种用于提供在数字电路中时间延迟的方法，依序包括以下步骤：

提供一个反相闸延迟线路，其包括用于接收序列数据的复数个串联连接的反相闸；

提供一个复制反相闸延迟线路，其包括复数个串联连接的反相闸，该复数个反相闸被设计以接收第一信号；

提供复数个正反器，其中该复数个正反器的第一个正反器接收第二信号、其具有相对于所述第一信号的时间延迟，且该复数个正反器用于储存由所述第一信号与第二信号产生的二进制信息；

根据在所述复数个正反器中储存的二进制信息来决定所述反相闸延迟线路中所需的反相闸的数目；

以及藉由该反相闸延迟线路的反相闸而导致所述序列数据的延迟，该反相闸延迟线路的反相闸的数目是由所述编码器的输出来决定。

所述复数个正反器是D-型正反器。

所述复制反相闸延迟线路的复数个反相闸是与所述反相闸延迟线路的复数个反相闸相同。

所述反相闸延迟线路所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。