[发明专利]具有延迟调整电路的反相闸延迟线路

权利要求书

1、一种数字电路，包括：一个反相闸延迟线路(110)和一个延迟调整电路，其特征在于：

所述反相闸延迟线路(110)包括用于接收一个序列数据的复数个串联连接的反相闸；

所述延迟调整电路包括一个延迟选择器(120)、一个编码器(130)、一个正反器数组(140)以及一个复制反相闸延迟线路(150)；所述复制反相闸延迟线路(150)包括复数个串联连接的反相闸，该复数个反相闸用于接收第一信号；所述正反器数组(140)由复数个正反器组成，任一个正反器电性连接至该复制反相闸延迟线路(150)的相对应反相闸，该复数个正反器用于储存二进制信息，其第一个正反器接收相对于所述第一信号具有时间延迟的第二信号；所述编码器(130)电性连接至该复数个正反器，其根据储存在复数个正反器中的二进制信息，用以决定该反相闸延迟线路(110)所需反相闸的数目；所述延迟选择器(120)分别电性连接所述编码器(130)以及反相闸延迟线路(110)的复数个反相闸，其由所述反相闸延迟线路(110)的反相闸而导致该序列数据的延迟，该反相闸延迟线路(110)的反相闸的数目是由编码器(130)的输出来决定。

2、按照权利要求1所述的数字电路，其特征在于：所述复数个正反器是D-型正反器。

3、按照权利要求1所述的数字电路，其特征在于：所述复制反相闸延迟线路(150)的复数个反相闸是与反相闸延迟线路(110)的复数个反相闸相同。

4、按照权利要求2所述的数字电路，其特征在于：所述复制反相闸延迟线路(150)的复数个反相闸是与所述反相闸延迟线路(110)的复数个反相闸相同。

5、按照权利要求1所述的数字电路，其特征在于：所述反相闸延迟线路(110)所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。

6、按照权利要求4所述的数字电路，其特征在于：所述反相闸延迟线路(110)所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。

7、按照权利要求1所述的数字电路，其特征在于：所述第一信号是升缘信号与降缘信号之一。

8、按照权利要求1所述的数字电路，其特征在于：所述第二信号是升缘信号与降缘信号之一。

9、一种用于提供在数字电路中时间延迟的方法，依序包括以下步骤：

提供一个反相闸延迟线路(110)，其包括用于接收序列数据的复数个串联连接的反相闸；

提供一个复制反相闸延迟线路(150)，其包括复数个串联连接的反相闸，该复数个反相闸被设计以接收第一信号；

提供复数个正反器，其中该复数个正反器的第一个正反器接收第二信号、其具有相对于所述第一信号的时间延迟，且该复数个正反器用于储存由所述第一信号与第二信号产生的二进制信息；

根据在所述复数个正反器中储存的二进制信息来决定所述反相闸延迟线路(110)中所需的反相闸的数目；

以及藉由该反相闸延迟线路(110)的反相闸而导致所述序列数据的延迟，该反相闸延迟线路(110)的反相闸的数目是由所述编码器(130)的输出来决定。

10、按照权利要求9所述的方法，其特征在于：所述复数个正反器是D-型正反器。

11、按照权利要求9所述的方法，其特征在于：所述复制反相闸延迟线路(150)的复数个反相闸是与所述反相闸延迟线路(110)的复数个反相闸相同。

12、按照权利要求11所述的方法，其特征在于：所述复制反相闸延迟线路(150)的复数个反相闸是与所述反相闸延迟线路(110)的复数个反相闸相同。

13、按照权利要求9所述的方法，其特征在于：所述反相闸延迟线路(110)所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。

14、按照权利要求12所述的的方法，其特征在于：所述反相闸延迟线路(110)所接收序列数据中的时间延迟对于个别反相闸间的温度、电源电压、或制造过程的影响不敏感。

15、按照权利要求9所述的方法，其特征在于：所述第一信号是升缘信号与降缘信号之一。

16、按照权利要求9所述的方法，其特征在于：所述第二信号是升缘信号与降缘信号之一。