[发明专利]存储器元件及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，尤其涉及一种存储器元件及其制造方法。

背景技术

相变化存储器具有速度、功率、容量、可靠度、工艺整合度以及成本等具竞争力的特性，为一适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变化存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的静态存储器SRAM与动态随机存储器DRAM易失性存储器与快闪存储器Flash非易失性存储器技术，可望成为未来极有潜力的新时代半导体存储器。

相变化存储器元件是利用相变化存储器材料在结晶态和非晶态的电阻值的差异，进行写入、读取或是抹除，例如，当要进行写入时，可提供一短时间(例如50ns)且相对较高的电流(例如1mA)，使相变化层转换成非晶态，因为非晶态相变化层具有较高的电阻(例如105欧姆)，其在读取时，当提供一电压时，得到的电流相对较小。当要进行抹除时，可提供一较长时间(例如100ns)且相对较低的电流(例如0.2mA)，使相变化层转换成结晶态，因为结晶态相变化层具有较低的电阻(例如103～104欧姆)，其在读取时，当提供一电压，得到的电流相对较大，据此，可进行相变化存储器元件的操作。

图1绘示一现有T型结构的相变化存储器，如图1所示，现有T型结构的相变化存储单元依序包括下电极102、加热电极104、相变化层106和上电极108，柱状的加热电极104和相变化层106接触，相变化存储器的电流是由相变化层和电极的接触面积决定，此现有T型结构的相变化存储器是使用黄光光刻工艺进行相变化层106和加热电极104的图形化，因此，此种制造技术所形成相变化层106和电极104的接触面积是由黄光光刻工艺的极限决定，无法有效的缩小相变化层106和电极104的接触面积，使得相变化存储器元件的尺寸无法进一步的缩小。

图2绘示现有另一结构的相变化存储器，如图2所示，形成一水平加热电极202于下电极204和层间介电层206上，之后，对水平加热电极202进行一黄光光刻步骤，并形成一相变化层208接触水平加热电极202，接着，再对相变化层208进行另一方向的黄光光刻步骤，以定义存储单元，后续，形成一上电极210，电性连接相变化层208。此种存储元件结构的加热电极是采用水平设置，如此，加热电极的尺寸大小是由形成加热电极202的薄膜厚度决定，可不受黄光光刻工艺的限定，然而，此相变化存储器元件工艺的相变化材料是以填洞工艺沉积，其与加热电极112接触的可靠度、均匀性均不理想。

发明内容

有鉴于此，为解决上述问题，本发明提供一种存储器元件和其制造方法，其操作电流亦足够低，使用光掩模较现有技术少，制作成本相对较低。

本发明提供一种存储器元件的制造方法，包括下列步骤。首先，提供一基底，形成一第一层间介电层于基底上方。接着，形成一下电极于第一层间介电层中，形成一第一电极层于第一层间介电层和下电极上。其后，形成一介电层于第一电极层上，形成一第二电极层于介电层上。接下来，图形化第一电极层、介电层和第二电极层，以形成一柱形结构，其中柱形结构对应于存储器元件的一存储单元，形成一相变化层于柱形结构和基底上。接着，图形化相变化层，使存储单元的图形化相变化层和邻近存储单元的图形化相变化层分隔。后续，形成一上电极，电性连接柱形结构的第二电极层。

本发明提供一种存储器元件。一柱形结构包括一第一电极层、一位于第一电极上的介电层及一位于介电层上的第二电极层。一相变化层包覆柱形结构的四周围。一下电极电性连接柱形结构的第一电极层。一上电极电性连接柱形结构的第二电极层。

附图说明

图1绘示一现有T型结构的相变化存储器；

图2绘示现有另一结构的相变化存储器；

图3A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图3B绘示图3A的剖面图；

图4A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图4B绘示图4A的剖面图；

图5A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图5B绘示图5A的剖面图；

图6A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图6B绘示图6A的剖面图；

图7A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图7B绘示图7A的剖面图；

图8A绘示本发明一实施例相变化存储器元件的制造方法中间步骤的上视图；

图8B绘示图8A的剖面图；