[发明专利]制造半导体器件的方法

说明书

技术领域

本发明涉及一种制造半导体器件的方法，更具体涉及利用局部绝缘体上硅 (LSOI)工艺而不过度蚀刻下方有源区的制造半导体器件方法。

背景技术

由于动态随机存取存储器(DRAM)器件已经变得高度集成，因此有源 区相应缩小。因此，难以在80nm下使有源区图案化，同时有源区之间的间 隔距离减小，这增加了单元之间的漏电流。已经进行了通过形成深沟槽以限 定隔离结构来减少单元之间漏电流的尝试。由于隔离结构限定有源区，因此 可以通过增加隔离结构的深度来增加电流通道的长度。

然而，当使用后续基于氧化物的层来填充深沟槽时可产生空洞。深深度 的沟槽使得难于完全填充该沟槽而不留任何空洞。此外，需要进行更长时间 蚀刻来形成深沟槽，因此需要增加的掩模厚度。深沟槽和厚掩模更易于坍塌， 着导致生产率下降。因此，已经引入局部绝缘体上硅(LSOI)工艺来克服上 述缺陷。

图1A所示的横截面图说明了利用LSOI工艺的半导体器件的典型隔离 方法。蚀刻形成在衬底11中的隔离区域，以形成具有垂直轮廓的第一沟槽 12。在第一沟槽12的侧壁上形成侧壁绝缘层13。第一沟槽12限定有源区 11A。

利用侧壁绝缘层13作为保护层在低于第一沟槽12的部分衬底11上实施 各向同性蚀刻过程，以形成第二沟槽14。第二沟槽14在有源区11A的下方 水平延伸。各向同性蚀刻过程包括不使用掩模来实施毯覆式回蚀刻过程。有 源区11A变成由具有“WL”宽度的柱11B支撑。尽管没有图示说明，但隔 离结构填充由第一沟槽12和第二沟槽14构成的隔离区域，从而完成LSOI 工艺。

图1B示出在形成典型第二沟槽之后的半导体器件的顶视图。第二沟槽 形成在有源区21A的下方并水平延伸。形成水平延伸的第二沟槽也许减少漏 电流，同时不增加隔离区域的深度。

但是，使用各向同性蚀刻过程例如毯覆式回蚀刻过程来形成水平延伸的 第二沟槽，引起在两个方向①和②上的延伸。方向①代表朝向位线接触区域 的方向，方向②代表朝向存储节点接触区域的方向。因此，柱21B的宽度减 少。也就是说，不能得到有源区21A的足够柱长“L”，从而引起有源区21A 塌陷。

图2是说明由于如环形区所示的有源区柱长不足而导致的塌陷有源区的 显微图。塌陷的有源区可引起生产率的下降以及在其它工艺过程中器件的污 染。

发明内容

本发明的实施方案涉及一种制造半导体器件的方法，该方法可通过延长单 元之间的电流通道来减少漏电流和有源区的塌陷，而不需要深度蚀刻隔离区域， 即不形成深沟槽。

根据本发明的一方面，制造半导体器件的方法包括：通过蚀刻已经提供有 存储节点接触(SNC)区域和位线接触(BLC)区域的衬底来形成第一沟槽； 在第一沟槽的侧壁上形成保护层；在衬底上方形成牺牲层并填充第一沟槽； 蚀刻牺牲层使部分牺牲层保留在衬底的BLC区域中的第一沟槽中；通过蚀 刻第一沟槽下方的衬底来形成水平延伸的第二沟槽；以及填充第一和第二沟 槽以形成隔离结构。

根据本发明的另一个方面，一种制造半导体器件的方法包括：蚀刻衬底 以形成第一沟槽，第一沟槽在第一方向上延伸；在第一沟槽的第一和第二侧 壁上形成第一和第二保护层；在衬底上方形成介电层以填充第一沟槽，介电 层包括提供在第一保护层上的第一部分和提供在第二保护层上的第二部分； 蚀刻介电层以暴露出提供在第一沟槽下侧上的部分衬底，介电层的第一部分 保留在第一保护层上；蚀刻衬底以在第一沟槽下方形成在第二方向上延伸的 第二沟槽；和填充第一和第二沟槽以形成隔离结构。

附图说明

图1A示出描述利用LSOI工艺的半导体器件的典型隔离方法的截面图。

图1B示出在形成第二沟槽之后的半导体器件的顶视图。

图2示出典型塌陷的有源区的显微图。

图3A～3F示出描述根据本发明实施方案的使用LSOI工艺制造半导体 器件的方法的截面图。

图4示出根据本发明实施方案的形成第二沟槽之后半导体器件的顶视 图。

具体实施方式

下面将详细描述根据本发明的用于制造半导体器件的方法。而且，同样的 或相似的附图标记在不同的附图中一般表示同样的或相似的元件。